技术

设计和监控计算与处理芯片所用的电源时，需要特别关注容差问题，因为从不同角度来看的话，容差的处理方式可能有所不同。在本文的讨论中，我们在以下章节定义每种容差。

AI引擎包含一个标量处理器，可用于实现标量数学运算、非线性函数和其他通用运算。有时候，拥有一个黄金标量参考版本的代码会很有帮助

本文提供有关 Versal 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。

对于非相邻AI引擎，可以使用与每个AI引擎相关联的存储器模块中的DMA来建立类似的通信。在每个存储器模块中使用乒乓缓冲器，并通过锁进行同步

本白皮书深入探讨了当前加密协议的漏洞，介绍了最新标准化的PQC算法，为那些希望采取措施对抗量子威胁的组织提供了战略路线图

本篇博文主要涵盖了 AMD 为集成的 RF Data Converter 提供的公共资源。

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

本文将为那些设计 FPGA 电源电路的人介绍在 FPGA 电源设计中需要了解的要求，以及 ADI μ Module® (微型模块) 稳压器作为符合这些要求的电源模块。

AI引擎是一系列超长指令字处理器，具有单指令多数据向量单元，针对计算密集型应用进行了高度优化，特别是数字信号处理、5G无线应用和机器学习等AI技术。

本篇博文旨在将 O-RAN 仿真系列博客扩展至多个分量载波 (CC) 的用例。其中还涉及到 O-RAN 通道处理 (OCP) 模块中的 CCID 配置。

在上篇文章中，我们已经通过测试图案生成器，成功验证了 ALINX VD100 的图像显示链路。这次终于要接入 MIPI 摄像头，进行真正的图像处理了！

在AI Engine阵列配置中有两种顶级方案：通电时的AI Engine阵列配置和AI Engine阵列部分重新配置。

本文中，DigiKey回顾了 FPGA 的电源输电需求，重点强调电压精度、瞬态响应和电压排序，并通过运行实例详细介绍各种与热管理有关的挑战

本篇博文主要讲解在 PL 中将来自 IP 核的超 32 次中断布线到 PS 的情况下，该如何使用 AXI Interrupt Controller (INTC) 中的级联模式。

AI引擎中的算术逻辑单元(ALU)管理以下操作。在所有情况下，发行率都是每个周期一条指令。

3D重建通过精确捕捉物体表面几何信息，构建出高精度数字模型，在多个行业中获得了广泛应用。从工业制造、航空航天，到文物保护、建筑工程等领域

本文将探讨优化数据传输、AI 引擎加速以及动态功能交换（DFX）的关键技术，以全面释放 AMD Versal SoC 的潜能。

eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议

传统上，使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟，可在非必要时阻止整组寄存器的状态转换。

AI Engine是一款高度优化的处理器，具有单指令多数据（SIMD）和超长指令字（VLIW）处理器，支持定点和浮点精度。