技术

PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：

在本文中，我们将探讨一种温度-频率转换器，它只需要使用一个GPIO引脚即可提供准确的温度结果。本文还将演示如何将电压-频率转换器用于各种检测应用。

本篇博客演示了在 ZCU208 评估板和 ZCU216 评估板中通过运行简单的 RFDC 示例来快速检查 RFDC IP 初始化的过程。

QSPI(Quad Serial Peripheral Interface)是一种基于 SPI(串行外设接口)的高速数据通信协议,它的全称是Quad SPI,即四路串行外设接口。

本篇博客探讨了如何理解 I/O 时钟布局器错误、如何评估 CDR 约束必要性，以及如何判定该工具是否可以通过额外添加的约束来完成结构布局。

大家好呀！今天我们来聊聊一个非常实用的话题——如何在智多晶FPGA上使用MIPI接口。

本文将深入探讨系统开发者在芯粒设计与集成过程中面临的部分关键问题及决策考量。

本文将深入探讨系统设计人员面临的一些关键Chiplet设计和集成问题及决策。

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

Tx Presets 是 PCIe 发送端预定义的均衡设置，包括预加重（pre-emphasis）和去加重（de-emphasis）参数。该测试的目的是检查被测设备（DUT）在选择不同预设值时的表现情况。

今天我们不谈高大上的物理学，只聊聊如何在 FPGA 中，用一串加法器和 D 触发器，“数清楚时间”——这就是时间数字转换器（TDC）的魅力。

在全局布局中，尤其是在 PSIP 中，不同的优化中会发生一些复制

与同类FPGA相比，新器件每平方毫米的I/O数量最多提升2倍，同时支持3.3V I/O 和1.5Gbps差分I/O，确保了更快、更稳定的数据传输

本文介绍了使用含 X5IO bank 的器件时，建议采用何种方法来向 MIPI D-PHY RX IP 和 MIPI C-PHY RX IP 分配管脚？

在 FPGA 设计中，高速串行通信是连接芯片内部逻辑与外部高速总线的关键环节。其中，SerDes 和 GTX 是工程师们最常遇到的两个术语。

本文内容总结了工程师在 SoC 与 FPGA 电源设计中需要特别注意的要点。

本文将继续为大家展开说明如何使用 Nios® V 读取芯片 ID 和温度。

西安智多晶微电子推出的LLCR技术，使用本地PLL产生高速时钟，通过相位跟踪，对接收的LVDS信号进行实时跟踪，实现LVDS数据接收。

高扇出信号线 (HFN) 是具有大量负载的信号线。作为用户，您可能遇到过高扇出信号线相关问题，因为将所有负载都连接到 HFN 的驱动程序需要使用大量布线资源

本文将以 Versal 系列 System Monitor（以下简称SYSMON） 出现的偶发性错误为案例，探讨在面对此类难以复现问题时，工程师应如何构建有效的调试方案