技术

本文详述了用于单主I2C总线的SPI转I2C桥接组件，采用VHDL编写，适用于CPLD和FPGA。该桥接器旨在使SPI主设备能够读写8位I2C从设备寄存器。

正如本章节前面所述，数学上可以计算由离散随机变量描述的通信系统中随机事件发生的概率，即：

在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+™ FPGA 与 AMD Versal™ 自适应 SoC 的对接。

本文将介绍一种截然不同的方法——采用串行逻辑替代并行逻辑，虽然需要更多时钟周期，但能显著减少面积占用并可能获得更高时钟频率。

离散随机变量表示通信系统中发生的一种行为，其结果并非绝对确定。例如，二进制信息源下一步产生的值可能是两个输出之一：二进制1或二进制0

在第2.2节中，介绍了如何利用ADC将模拟信号转换为数字信号，详见图2.5。虽然这些由0和1组成的数字信号可以通过各种数字信号处理技术进行处理

本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上，通过 Multiboot 实现多个 bitstream 的存储与动态切换，并在配置失败时自动回退至安全镜像（Golden Image）

数字信号处理（DSP）始终处于数学复杂性、计算性能和日益增长的移动性前沿，影响着通信、医学成像、雷达、娱乐乃至科学探索等领域。

在处理器上计算高阶多项式可能极其耗时。例如，未经优化时10阶多项式需要65次乘法和10次加法。假设每次运算仅需1个时钟周期（实际往往更长）

本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。

基于Vitis Model Composer进行AI Engine（AIE）开发，核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面

本文阐述了如何构建包含多个NPU IP实例的VEK280参考设计，及如何用vart_ml_demo和x_plus_ml_app应用程序执行多个模型。

在现代通信的研究中，模拟与数字领域始终存在显著的二元性。这两个领域均能够高效且高速地进行处理。然而，模拟信号具有近乎无限的精确度，但由于其本质

本文详述了用VHDL编写、适用于FPGA的FIR滤波器电路。该组件通过并行接口从用户逻辑读取数据流和滤波系数，并输出滤波结果。

对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

作为机器人控制工程师，你有没有过这样的经历？明明反复调试了多个控制回路的 PID 参数，机器人的动作还是不够稳；机械臂在高速运动时抖动严重，轨迹跟踪总差那么一点；

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

理解信号的表示方法能够极大提升分析和设计数字通信系统的能力。我们需要多种便捷的数值数学框架来表示实际的射频、基带和噪声。

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。