技术

Vivado Versal 在连接多个 NOC 的情况下出现写/读访问阻塞

对 Versal 设计使用 Vivado DFX 时出现硬件故障，我怎样才能避免这种情况？
JESD204接口调试总结——JESD204C协议的介绍

本入门文章由两部分组成，旨在介绍JESD204C标准，着重说明其与JESD204B的不同之处
Vitis 2022.2 - 在 Ubuntu 22 上调试 XGDB 失败

尝试在装有 Vitis 2022.2 的 Ubuntu 22.x 机器上调试设计时，出现以下错误
计算机视觉六大主要技术介绍

本文将对计算机视觉应用中最为广泛的六大技术进行介绍。
AMD Vitis 调试时，BSP代码的某些行没有被执行，代码乱跳等问题

AMD Vitis 调试代码时，BSP代码的某些应该被执行的行，没有被执行
Vivado 统一 Web 安装程序：下载和安装过程中无法绕过用户帐户身份验证阶段

当我尝试在机器上安装 Vivado 时，无法通过帐户身份验证检查。为什么会出现此问题?
AMD Xilinx AXI Interrupt Controller 中断优先级

AXI Interrupt Controller支持中断优先级。 在Vivado Block Design中， bit-0连接的中断优先级最高
L、C、X和Ku波段全数字多波段SAR系统的可行性研究

具有超宽模拟带宽的高采样率DAC和ADC是实现全数字多波段SAR系统的关键技术
Versal GTY/GTYP：使用 PRBS 生成器和检查器

本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制
在 Versal VCK190 评估套件上使用器件固件升级 (DFU) 执行 USB 辅助启动模式测试

本文将演示如何在 Versal AI Core 系列 VCK190 评估套件上从 USB 辅助启动模式启动 Linux
Kria SoM K26I - GTH 线速率限制

每个模块的 GTH 规格略有不同。相比于商用级 K26C，工业级 K26I 存在一些限制
AMD Xilinx SoC: 定制PetaLinux中的FSBL

客户为AMD Xilinx SoC创建了PetaLinux工程。需要定制PetaLinux中的FSBL
Multi-scaler的裸机测试流程

Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出
【资深工程师分享】MicroBlaze DMIPS 数据

使用手上现有的MicroBlaze工程，顺手测试了MicroBlaze的DMIPS数据
AMD Xilinx AC701 单板运行IIC EEPROM例程

AMD Xilinx Vitis内部集成了各种外设的例程，为工程师提供了快速上手的代码
FPGA SoM在无线电视系统中的应用

无线电视系统的设计依赖于一些关键的技术和构建模块。FPGA技术可以在无线电视应用中发挥重要作用
AMD MPSoC R5 AES 示例

在Vitis的 “File - New ” 中，选择“Platform Project”， 指定名称如“zcu106_r5”
串行ADC布局布线设计要点！

本文给大家分享串行ADC布局布线设计要点！
在Vitis中通过 PSU DDR 执行MicroBlaze应用

探讨如何在 Zynq UltraScale ZCU104 开发板上通过 PSU DDR 执行 MicroBlaze 应用
AMD MPSoC PS PCIe 使用要点

有客户需要通过PCie从Windows系统访问MPSoC的DDR，从而使X86和A53通过共享DDR内存的方式交互大量数据