面向实时应用、基于 FPGA 的 AI Power 视频转码

多速率的概念是相对于单速率（Single Rate）信号处理而言的。单速率是指整个信号处理流程中只有一种数据速率；多速率是指系统中存在多个数据速率。使用多速率信号处理可以节省存储空间、减少通信数据量、减少运算量、减轻设计难度

今年初，当全世界IC设计公司业绩疲弱不振时，赛灵思交出了1张令人惊艳的成绩单。1月23日，赛灵思召开2019年会计年度第3季（2018年10月到12月）法说会，这1季，赛灵思单季营收首度跃上8亿美元，营收创历史新高，较前1年同期大增34%。净利也达到2亿3900万美元，较前1季提升

FPGA 是可编程芯片，因此FPGA 的设计方法包括硬件设计和软件设计两部分。硬件包括 FPGA 芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的 HDL 程序以及最新非常流行的基于高层次综合的程序方法

<strong>tcl语法</strong>

（1）if 判断，{}中的语句需要用[]括起来
if {} { 必须留在这一行
}
elseif而不是else if

（2）注释单起一行，不要在命令末尾
（3）procedure的参数用空格隔开
（4）file exists判断文件是否存在

<strong>XSCT</strong>

打开xsct，

ZynqNet能在xilinx的FPGA上实现deep compression的网络。目的：读懂ZynqNetCPU端的代码。

Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于布线过程，因此必须保留该属性配置情况

数据中心 AI 加速 — Xilinx ML 套件

赛灵思公司宣布已将完整的 HDMI 2.1 IP 子系统引入其知识产权核（IP核）产品组合中，使得各种搭载赛灵思器件的专业音视频设备能够发送、接收和处理高达 8K（7680x4320 像素）的超高清 (UHD) 视频

在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core

在这篇文章，我们要讲的则是如何透过 AXI_GPIO 来处理 输入 的控制，并让 Cortex-R5 根据不同的输入，在 ps_uart1 输出不同的讯息，以及控制不同的 LED 亮暗。

本文档提供了 Xilinx Alveo 数据中心加速器卡的软硬件安装全流程指南。 Avelo 卡符合 PCIe Gen3 x16 规范并采用赛灵思 UltraScale+ 架构，完美适用于加速计算密集型应用，比如数据库加速、机器学习、数据分析以及视频处理等。

Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5859431062001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

当Zynq外挂NAND Flash的时候，如何对MTD进行管理，尤其是坏块管理就变得很重要，最常用的当然是应用于Flash的日志型管理系统:传统的JFFS2及其升级版:UBIFS

采用 FPGA 实现深绿 MPP：一个超动力 Greenplum 数据仓库解决方案

此文章是我在生成IP Core以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。

背景：ZynqNet能在xilinx的FPGA上实现deep compression

目的：运行zynqNet的代码。

源码地址：https://github.com/dgschwend/zynqnet

项目程序架构，针对我们的项目，我们需要看懂相应的HLS程序和ARM端的程序。

ARM端的程序以_FIRMWARE为准；FPGA端程序以HLS为准。

1. _TRAINED_MODEL
这部分为训练好的caffe模型与预训练的权重。

本文提出了一种基于CAZAC序列的OFDM时频同步方案，给出了方案各部分的FPGA实现框图和硬件电路实测效果。首先利用时域同步参考符号进行分段相关得出定时估计，然后结合最大似然法进行粗小偏估计，再将同步参考符号和FFT解调变换至频域，利用两个符号中所填充的CAZAC序列的差异性完成整偏估计

本篇主要介绍物理层WG中的C-PHY。C-PHY基于3-Phase symbol编码技术，通过three-wire trios传输2.28 bits/symbol，其目标速率是2.5Gsymbols/s。C-PHY与D-PHY有许多共同点，C-PHY的绝大部分特性都是从D-PHY改编而来的。C-PHY被设计成能够与D-PHY在同一个IC管脚上共存，从而可以开发出既支持C-PHY又支持D-PHY的双模器件。

由于C-PHY绝大部分特性和D-PHY一样，因此该部分主要通过对比D-PHY进行介绍，同时在某些时候也会对比M-PHY对整个PHY层进行一个全面的对比总结。

欢迎了解 Virtex UltraScale FPGA VCU105 开发套件，该套件可为评估前沿 Virtex UltraScale FPGA 提供一个完美的开发环境。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4346678946001' allowfullscreen frameborder=0 width="600" height="400"></iframe>