本示例使用图8.7的模拟正交混频器接收器来接收以27GHz为中心的感兴趣信号，带宽为3GHz，如图8.8(a)所示

基于AMD Zynq UltraScale+™ RFSoC Gen3 XCZU49DR 芯片的 16 通道 14 位 2.5GSPS ADC 与 16 通道 14 位 9.85GSPS DAC，实现全数字域直接射频采样

该方案基于Pango Logos系列PGL50器件、海图微CMOS Sensor HT501A和深目微GigE Vision IP方案共同实现

高性能“Zen 5”架构可提供服务器级性能与效率，并结合专属打造的功能，以优化产品寿命和系统弹性

下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？

本文将介绍CXL 3.1标准的最新更新内容，包括新增的安全特性，以及如何持续为下一代基础结构提供内存池功能。

富士通采用 AMD Zynq RFSoC 数字前端（ DFE ）器件来提供具有成本效益、高容量和高能效的无线电，以满足不同市场需求

今天，随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展，标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代

今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。

在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界

在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据

本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。

在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。

Nexus 2在接口类型上支持带PCIe® Gen 4控制器的多协议16G SERDES、高性能I/O、高速LPDDR4存储器接口、以及高达7.98 Gbps的MIPI D和C-PHY

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。

ISP IP Core通过APB总线用于控制寄存器，支持UltraScale+/Zyn UltraScale+ 系列FPGA器件

mVision从消费级到工业级都为需要快速构建原型系统的嵌入式视觉设计人员提供了高度灵活、小型模块化的解决方案

FPGA AI 套件软件 2024.3 版全新发布，其提供诸多增强功能，旨在改善开发人员的开发体验。为帮助开发人员应对在实际应用中面临的挑战