带有PCle软核IP的NVMe主机控制器，实现不依靠CPU访问外置内存NVMe SSD

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

推动虚拟影视制作转型的一项重要技术进步是采用现场可编程门阵列（ FPGA ）与自适应片上系统（ SoC ）器件。

该系统可充分利用现有的HAPS-100生态系统，并支持混合的HAPS-200/100系统设置，可从单FPGA设置扩展到容量高达108亿门的多机架设置。

为提高网络弹性，系统设计人员可将FPGA集成到数据溯源系统中。与固定功能的处理器不同，FPGA作为真正灵活、可重新编程的硬件，能够进行并行处理和实时安全操作

你是否好奇，一段嘈杂的录音如何被分离出人声和背景音乐？一张模糊的照片如何通过算法变得清晰？

本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。

大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。

最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features

测试和测量系统的主要任务之一是记录尽可能多的测量值。在这种情况下，基于FPGA的解决方案的优势就体现出来了，如固有的并行性、极高的带宽

SRIO是串行RapidIO的简写，其实现代比较常用的高速接口协议，比如SRIO、PCIE、JESD204B等都是基于SERDES开发的，均属于高速串行总线

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

莱迪思Nexus 2凭借其领先的低功耗、高性能和小尺寸在可持续产品类别中获得认可。

继发布 AMD Virtex UltraScale+ FPGA PCIE3.0 开发平台 AXVU13P 后，ALINX 进一步研究尖端应用市场，面向 AI+ 场景进行优化设计，推出 AXVU13F。

为使大规模 MIMO 系统的商业化成为现实，AMD推出了采用RF 级模拟技术的全可编程（All Programmable）RFSoC，该方案在集成方面取得了突破性的进展

近期在后台收到好几位朋友咨询一些关于HyperRAM的问题，熊猫君在这里简单的做一个总结。

RFSoC平台作为最先进的现代SDR平台，可以使用FPGA可编程逻辑内核生成GHz带宽信号，上变频、滤波、数字预失真甚至射频载波调制都可以通过数字方式进行

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？

下一代仪器设备（如示波器、分析仪、信号源和生成器）支持跨不同类型端点的主机至器件、器件至主机以及对等通信

<p>Virtex UltraScale+XCVU13P提供了大规模的可编程逻辑资源、丰富的DSP和存储资源，以及高速串行接口，可满足各种高端应用的严苛性能需求。</p>