跳转到主要内容
UltraScale/UltraScale+:异步模式的适用时机及其使用方式

在 UltraScale/UltraScale+ 中引入了 RXTX_BITSLICE。该原语用于捕获和接收 XPIO IOB。

助力高校生态建设,紫光同创亮相“第一届国产FPGA教育大会”

近日,“第一届国产FPGA教育大会”在重庆成功举办,紫光同创受邀参会并分享了公司在高校国产FPGA生态建设方面的丰硕成果

YunSDR小课堂-AIE编程指南(第51讲)

AI引擎API为基于向量的矩阵乘法提供了一个aie::mmul类模板。多个中间矩阵相乘的结果被累加以给出最终结果。

中低功耗 FPGA 战局升温:Microchip 与 Lattice 的“性价比较量”

边缘AI、工业自动化、嵌入式视觉等新兴应用,正推动 FPGA 从性能导向迈向功耗与成本并重的新时代

利用高精度窗口监控器有效提高电源输出性能

设计和监控计算与处理芯片所用的电源时,需要特别关注容差问题,因为从不同角度来看的话,容差的处理方式可能有所不同。在本文的讨论中,我们在以下章节定义每种容差。

YunSDR小课堂-AIE编程指南(第50讲)

AI引擎包含一个标量处理器,可用于实现标量数学运算、非线性函数和其他通用运算。有时候,拥有一个黄金标量参考版本的代码会很有帮助

重新定义机器人技术:高精度自主移动机器人

机器人基于莱迪思Avant™-E FPGA和英伟达公司的Jetson Orin,展示了实时决策和避障功能。它采用先进的传感器融合系统,集成了莱迪思视觉套件、激光雷达和雷达

Versal:内置自校准 (BISC) 在异步模式下的工作原理及功能

本文提供有关 Versal 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。

瑞苏盈科双Andromeda XRU50 RFSoC模块架构:构建先进实时频谱监测解决方案

瑞苏盈科推出的基于双Andromeda XRU50 RFSoC模块架构的实时频谱监测解决方案,以 “双芯协同” 为核心,实现了从信号采集到分析的全链路技术突破

YunSDR小课堂-AIE编程指南(第49讲)

对于非相邻AI引擎,可以使用与每个AI引擎相关联的存储器模块中的DMA来建立类似的通信。在每个存储器模块中使用乒乓缓冲器,并通过锁进行同步