IBUFDS原语、OBUFDS原语以及IOBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换

几乎所有 AMD 可编程器件都具有 CLB 资源，可以在 LUT 中实现小型存储器。在网表中，这些资源被称为 LUTRAM 或分布式 RAM。

在FPGA中，频率测量是常见的应用，通常用于信号检测、频率计数和时钟管理。以下是三种常见的FPGA频率测量方法

2025年赛季，北京理工大学路特斯无人驾驶方程式车队（BITFSD）将携手瑞苏盈科，打造无人驾驶方程式车队的“最强外脑”。

当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此，在采样和量化过程的输出端

AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件为目标的异构嵌入式应用。

平台采用国产化FPGA+GPU+CPU构建嵌入式多核异构智算终端，可形成FPGA+GPU、FPGA+CPU、CPU+GPU等组合模式

实现时序收敛的关键要素之一是确保我们编写出能够充分利用设备架构特性和实现工具功能的优质代码。让我们来看看可以帮助我们提供更好质量代码的几个方面。

第二代 AMD Versal Premium 系列提供了全新水平的存储器和数据带宽，具备 CXL® 3.1、PCIe® Gen6 和 DDR5/LPDDR5X 接口功能

在本文中，我们将继续探讨，介绍如何用SystemC实现完整的AXI4协议，以实现DMA的测试。

今天要分享的是一个简单的MIPI到LVDS（DVP）接口转换的案例。目的就是要把低成本FPGA的应用潜力充分利用起来。

将模拟信号转换为数字等效信号时发生的两个过程分别是采样和量化。可以将采样视为将信号的时间轴转换为一组离散时刻

PolarFire®以太网传感器桥接器携手NVIDIA® Holoscan来啦！它超节能、协议转换溜到飞起，还自带高安全性与SEU免疫力！

很多FPGA厂商都在自己EDA工具里嵌入IP减少FPGA项目的开发周期，使用 IP 是一种有助于实现按时、高质量且经济高效的项目交付的方法

Compute Express Link 规范的最新发布旨在优化监控和管理并增强操作系统和应用程序的功能，同时扩展安全性

前文讲解了AD7606的功能及原理，本文通过FPGA实现AD7606的并行接口数据采集，对应时序如下所示

基于AMD 100G以太网MAC IP开发，MTU支持高达9000Bytes数据传输，标准AXI4-Stream接口

莱迪思2024年开发者大会于2024年12月10日至11日举行，全球超过6000名行业领导者、技术专家和技术爱好者参加了此次盛会

短短几年间，大多数领先的芯片制造商都已采用芯粒技术来推动创新。现在很明显，芯粒即将成为行业标准。让我们来探索一下是什么让它们如此重要

莱迪思在最近的新品发布会活动上援引统计机构IHS的数据，FPGA这类型的芯片未来4-6年的市场增长速度，会快于整个半导体市场