本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。

<strong>1 概述</strong>

HDMI（High-Definition Multiface Interface）是Hitachi, Panasonic, Philips, SiliconImage, Sony, Thomson, Toshiba几家公司共同发布的一款音视频传输协议，主要用于DVD, 机顶盒等音视频source到TV，显示器等sink设备的传输。传输基于的是TMDS(Transition Minimized Differential Signaling)协议。此外，使用TMDS也是DVI标准的主要特点 。

本文是该系列的第21篇。前几篇介绍的音频信号处理本质上属于一维信号，直接采样与输出即可。但图像属于二维信号，如果想在Simulink中采集和输出图像，进行图像处理算法的仿真时会遇到一些问题。本文将介绍如何搭建图像的采集与输出模型。

<strong>采集图像需要解决的问题</strong>

Computer Vision System Toolbox中包含两个模块：Image From File可以读取图片格式的文件；Video Viewer可以输入图像并显示（类似于Scope观察信号波形一样）。

IP核描述

10 Giga Ethernet Sub System , 参考文档PG157：

https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_e…

尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。

<strong>1. 什么是“Placement Exploration”配方？</strong>

Placement Exploration 这种策略可以将非关键的寄存器位置随机化。这样可以让 Vivado 探索更多的可能性，使用不同的布局布线计算来产生不同的结果，同时不会影响设计的功能。

<strong>2. 运行原理</strong>

<font color="#FF8000">译 | 王坚 整理 | AI时间</font>

下面是十个Python中很有用的贴士和技巧。其中一些是初学这门语言常常会犯的错误。

注意：假设我们都用的是Python 3

1. 列表推导式

你有一个list：bag = [1, 2, 3, 4, 5]

现在你想让所有元素翻倍，让它看起来是这个样子：[2, 4, 6, 8, 10]

大多初学者，根据之前语言的经验会大概这样来做

bag = [1, 2, 3, 4, 5]
for i in range(len(bag)):
bag[i] = bag[i] * 2

<strong>一、前言</strong>

　　利用FPGA设计算法一直以来都是热点，同样也是难点。将复杂的数学公式 模型通过硬件系统来搭建，在低延时 高并行性等优势背后极大提高了设计难度和开发周期。Xilinx公司的sysGen（system generator）工具扩展了MATLAB的simulink，提供很多IP Catalog中没有的基础模块和针对DSP应用的硬件模型。工程师利用丰富的模块和MATLAB强大的数据处理及可视化能力能够更快速完成设计与仿真验证工作。

<strong>二、sysGen算法系统设计</strong>

<strong>1、介绍</strong>
本用户指南介绍了Digilent DVI-to-RGB视频解码器知识产权。 该IP直接连接到Sink器件的DVI 1.0规范中定义的原始转换最小化差分信号（TMDS）时钟和数据通道输入。 它解码视频流并输出24位RGB视频数据以及从TMDS链路恢复的像素时钟和同步信号。

0.顶层Makefile增加交叉编译器

顶层makefile：
ARCH ?= $(SUBARCH)
CROSS_COMPILE ?= $(CONFIG_CROSS_COMPILE:"%"=%)

改为：
ARCH ?= arm64
CROSS_COMPILE ?= aarch64-linux-gnu-

1.生成.config

您想缩短您产品的上市时间和开发费用吗？请来访我们的展台看我们是如何做到的。

<strong>Vivado Simulator基本操作</strong>
Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮：