PYNQ = Python + ZYNQ —— ZYNQ部分功能的Python化

<strong>PYNQ</strong>

优点：

1、 Python用于ZYNQ开发，Python库和FPGA硬件库可以直接调用，极大加快开发进程、缩短开发周期、降低开发难度，更方便、快捷；

2、 用PYNQ开发，当Python有更加有效的可用库时（如图像处理—OpenCV），其性能要比C/C++开发更强。

缺点：

目前，PYNQ还不支持任何高级的综合，也无法将Python应用直接移植到FPGA中，仅能调用已有库。

<strong>ZYNQ</strong>

优点：

在设计中，所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算，对于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作，无符号数直接采用“*”运算符，有符号数运算可通过定义输出为 signed 来处理。

通过“*”运算符完成有符号数的乘法运算。
module ceshi (out, clk, a, b);
output [15:0] out;
input clk;

//通过 signed 关键字定义输入端口的数据类型为有符号数
input signed [7:0] a;
input signed [7:0] b;

<strong> 使用波形配置文件</strong>

外媒 ZDnet 发布了此篇边缘计算领域的重要文章，详细分析了各机构不同的定义、市场状况、前景等，经编译，供各位参考。

数十亿物联网设备和5G网络这两股力量必将推动计算工作负载的部署方式发生深远而重大的变化。

近年来，计算工作负载一直在迁移：先是从本地数据中心迁移到云，现在日益从云数据中心迁移到更靠近所处理的数据源的“边缘”位置。旨在缩短数据的传输距离，从而消除带宽和延迟问题，最终提升应用和服务的性能和可靠性，并降低运行成本。

这倒不是说本地环境或云中心已死亡；一些数据总是需要存储在集中的地方并加以处理。但数字基础设施无疑在发生变化。比如据Gartner声称，到2025年，80%的企业将关闭传统数据中心，而2018年这个比例只有10%。工作负载的布置是这次基础设施演变的关键驱动因素，工作负载的布置有赖于各种业务需求，这家调研公司称：

Avnet 展示了一款突出的集成型工业物联网系统，该系统在 Xilinx Zynq-7000 SoC 上集成机器视觉、马达控制和近场通信 (NFC)，不仅可识别和挑选特定物品，随后还可根据用户选择将其放入正确的分配容器中。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=4187062966001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：leon_zeng0 </font>

Zynq 有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。

怎么用呢？我就google 了一下，有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。

这2个文件是Vivado 安装的时候就安装好了的样例程序，我的是在这个目录下：
C:\Xilinx\SDK\2015.4\data\embeddedsw\lib\bsp\standalone_v5_3\src\cortexa9

查看这2个文件，就可以清楚其用法了。

用petalinux的预编译目录里有rootfs文件，选择rootfs.tar.gz作为初始输入。

1.原始文件——>uramdisk
1.1 解压原始rootfs.tar.gz，得到若干文件
1.2 ！！！制作空ramdisk.image

命令:
dd if=/dev/zero of=ramdisk.image bs=1024 count=131072
mke2fs -F ramdisk.image -L "ramdisk" -b 1024 -m 0
tune2fs ramdisk.image -i 0
chmod a+rwx ramdisk.image

执行过程：

<strong>新闻摘要</strong>
<li>Arm和赛灵思（Xilinx）强强联合，将业界最强大、最成熟的嵌入式生态系统优势与赛灵思FPGA的灵活性相结合。</li>
<li>增强版Arm DesignStart项目将助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP，从而加速并增强FPGA项目开发。</li>
<li>新的零授权费(License)和零版税(Royalty)模式，旨在帮助更多开发人员从业界领先的Arm技术以及覆盖全设备组合的通用软件基础中受益。</li>

鉴于芯片设计的复杂度提升， 成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201810/13736-398…; width="670"></center>

<font color="#FF8000">作者：胡建东，玩儿转FPGA</font>

实现一个4bit的移位寄存器如下，不带复位
module shift_reg(

input clk,

input rst,

input din,

output dout

);

reg [ 3:0] buff;

assign dout = buff[3];