本文是该系列的第19篇。语音编码压缩的目的是在尽量不损失信息的情况下降低码率，从而节省存储空间和通信带宽。To Multimedia File这个block就提供几种语音压缩方式：CCITT A律、CCITT μ律、GSM 6.10、PCM、ADPCM。本文将介绍一种很简单的增量调制（DM）编码方式。
在上一篇该系列博文中讲解了MATLAB待处理数据写入.bin二进制数据文件的过程，接下来需要将数据通过以太网发送到ZYNQ验证平台。之前了解过Xilinx公司面向DSP开发的System Generator可以通过硬件协仿真的方式，进行算法板级验证。一个是本人不熟悉这种方式，再一个缺乏通用性，也无法在系统层面进行硬件验证。当然方案有很多，熟悉上位机的朋友完全可以自己写个软件完成数据传输和算法结果对比等功能。
<font color="#FF8000"> 作者：OpenSLee ，来源：FPGA开源工作室 </font>
<strong> 1. 背景</strong>
这篇文章主要介绍了DDR3IP核的写实现。
生成并使用 Vivado 时序报告分析不成功的时序路径。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5816763058001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
<strong>PCIe 学习笔记</strong>
<strong>一、PCIe概况</strong>
随着现代处理器技术的发展，使用高速差分总线替代并行总线已是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而可以使用更少的信号线达到更高的通讯速度。PCIe总线解决了PCI总线的不足，它的发展将取代PCI成为新型的数据总线，其提供了更加完善的性能，更多的功能，更强的可扩展性和更低的成本 。
本文说的CAN即是一种总线，也是一种协议。因此，我们常听见CAN总线，也常听见CAN协议。
CAN协议和CANOpen协议是两套不同的协议。从软硬件层次来划分，CAN协议属于硬件协议，而CANOpen属于软件协议。
本篇文章先概述一下CAN网络，让大家对CAN总线协议有一个全局的概念，再到底层的CAN总线协议知识。
<strong>IBIS模型概述</strong>
IBIS是一种器件模型标准，允许使用行为模型进行开发，这些行为模型描述了器件内部互联的信号。IBIS模型保留专用的电路信息，不像SPICE这种结构化模型，IBIS模型是基于测量或电路仿真得到的 V/I曲线数据。
每个IOB标准都有IBIS模型，器件的所有I/O标准的IBIS模型组合在一起便是IBIS文件。IBIS文件还包含器件中所使用的管脚列表，这些管脚连接到配置为支持特定I/O标准的IOB上，该标准会将管脚与特定的IBIS buffer模型关联在一起。
<font color="#0000C6"><strong>摘要： 深度学习背后的主要原因是人工智能应该从人脑中汲取灵感。本文就用一个小例子无死角的介绍一下深度学习！</font></strong>
<strong>人脑模拟</strong>
深度学习背后的主要原因是人工智能应该从人脑中汲取灵感。此观点引出了“神经网络”这一术语。人脑中包含数十亿个神经元，它们之间有数万个连接。很多情况下，深度学习算法和人脑相似，因为人脑和深度学习模型都拥有大量的编译单元（神经元），这些编译单元（神经元）在独立的情况下都不太智能，但是当他们相互作用时就会变得智能。
<font color="#FF8000">作者：没落骑士</font>
最近本人一直在学习ZYNQ SOC的使用，目的是应对科研需要，做出通用的算法验证平台。大概思想是：ZYNQ PS端负责与MATLAB等上位机数据分析与可视化软件交互：既可传输数据，也能通过上位机配置更新硬件算法模块配置寄存器内容，同时可计算分析PL端算法实现性能指标。PL端的FPGA逻辑则负责算法的硬件实现，以探索高效并行硬件架构。为此本人后续会持续编写《利用ZYNQ SOC快速打开算法验证通路》系列专题博文，在各个阶段进行些基础性总结。
