<strong>简介</strong>
经过一段时间的学习，这里将PCIe DMA模式的学习结果做一个总结，由于手里没有包含PCIe的板子，因此和学习PIO一样对DMA模式中的关键模块的代码进行逐条分析，希望对和我一样的初学者有所帮助。
软件：VIVADO2017.4。
全球领先的信息技术研究和顾问公司Gartner发布的2018年新兴科技技术成熟度曲线指出了35项不容错过的技术，并由此揭示出五大将模糊人机之间界限的新兴科技趋势。诸如人工智能（AI）之类的新兴科技在协助企业开展无所不在的、始终在线且与商业生态系统长久相连的业务，从而获得未来发展方面发挥着至关重要的作用。
Gartner研究副总裁Mike J. Walker表示：“商业与科技领导者将继续面对科技创新的加速发展，而这些创新将对于他们与公司员工的互动、合作伙伴的协作以及为客户打造的产品和服务带来深远影响。首席信息官与科技领导者应始终审视市场，评估并尝试各种新兴科技，以找到那些对其业务具有深刻潜在影响力和战略相关性的新商机。”
1.加号
第一种，有编程经验的人，估计都知道很多语言里面是用加号连接两个字符串，Python里面也是如此直接用“+”来连接两个字符串；
print 'Python' + 'Tab'
结果：
PythonTab
2.逗号
第二种比较特殊，使用逗号连接两个字符串，如果两个字符串用“逗号”隔开，那么这两个字符串将被连接，但是，字符串之间会多出一个空格；
print 'Python','Tab'
结果：
Python Tab
<strong>继年初发布新一代FPGA框架后，FPGA巨头赛灵思在Hot Chips大会揭露了最新一代深度神经网络推理装置xDNN的部分规格参数。随着更多定制芯片的发展，现如今AI芯片的战火已经蔓延到推理领域。赛灵思的xDNN可配置、可复写，进行多任务处理，还配有Tensor内存。</strong>
目前来看，FPGA可能没有像一些人预期的那样在深度学习的训练空间中占据一席之地，但AI推理的低功耗、高频率需求非常适合可重复编程硬件的性能曲线。
然而，现在人们越来越专注于推理与训练的新体系架构，FPGA也在努力在定制化硬件领域保持领先，而这要靠一些高级编程工具来降低编程的复杂度。
本系列第13篇简单介绍了使用RTL工程IO布局工程两种方法定义IO Ports。在I/O Planning View Layout中（IO布局工程中是Default Layout），显示了FPGA器件资源、封装管脚、I/O Ports等详细信息。设计者借助这些信息来完成I/O规划。
<strong>简介</strong>
学习PCIe有一段时间了，这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子，因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析，包括 PIO_RX_ENGINE.v，PIO_TX_ENGINE.v，PIO_EP_MEM_ACCESS.v ，希望对和我一样的初学者有所帮助。
软件：VIVADO2017.4
<strong>第一步：PCIe基础知识 </strong>
PCIe协议比较复杂，XILINX官方提供了相关文档（pg054），此外也有不少好的中文学习资料（PCIe入门，PCIe体系结构导读）。文章结尾会上传部分学习资料，有需要的同学可以下载。
本文主要介绍如何使用 HSI 工具来创建一个定制驱动程序，使 xparameters.h 文件驻留在 SDK 中。
<strong>第 1 步：在 IP 打包器中创建 IP</strong>
本文是该系列的第13篇。Vivado HLS是Xilinx FPGA开发套件中的一款软件，可以使用C/C++语言进行设计，并转换为RTL级模型。System Generator中的Vivado HLS block可以将HLS开发软件设计的C/C++代码整合到Simulink环境中，利用Simulink强大的仿真特性对设计进行仿真测试。
ug948中提供的官方例程为图像的中值滤波，该设计将一副256*256大小的RGB图像，添加噪声后提取出其中的Y通道，使用C++语言完成中值滤波。该设计将在Simulink环境下进行仿真。本文将完成改该设计，借此介绍上述功能。
<font color="#FF8000">作者：作者：德州仪器 Chris Glaser</font>
随着电子设备的尺寸越来越小，电源设计人员在设计电源时必须考虑热限值的问题。如果一个较小的电源无法在特定的应用环境（包括环境温度）下以高负载运行，那么它就等同于没有用处。
