二十多年来，英特尔一直是数据中心 CPU 市场无可争议的领导者。英特尔的 Xeon 处理器为绝大多数服务器提供动力，而 AMD 的处理器在七八年前仅占据个位数的市场份额

信号失真是指信号在传输或放大过程中，输出信号的波形与输入信号的波形不一致，导致信号的幅度、频率或相位发生变化的现象

今天分享下数字信号处理中的“有限字长效应”。

IDR的全称是Intelligent Design Runs，在阐述what和how之前，我们先来了解一下why，即在Vivado工具中引入这个流程的背景和目的

本文详细介绍了S7t-VG6 VectorPath加速卡的特性和功能

ISP（Image Signal Processor）我介绍了很多了，大家可以先看下面的文章，了解基本概念

Xilinx官方提供了两个用于开发JESD204B的IP，其中一个完成PHY层设计，另一个完成传输层的逻辑，两个IP必须一起使用才能正常工作

今天我们以一个端到端的例子来演示在Petalinux使用过程中，如何给u-boot的源码生成patch并在Petalinux中编译。

在mig使用的过程中，总会遇到各种各样的问题。总结起来也就是几种常见的问题，在上板测试的过程中注意到这些细节，一般都可以达到事半功倍的效果

远程调试在整机调试时是很有必要和方便的，今天带给大家一个通过无线wifi下载调试fpga的一种方法

中科亿海微期待以联合实验室为切入点，双方能够基于行业发展趋势和人才培养目标，共赴未来，赋能核心技术研发，推动产品创新突破，集智攻关，共创辉煌。

本文配置JESD204B PHY的参数，分析其示例工程，并且对该IP进行仿真，由于该IP只是物理层，并没有上层协议，因此与GTX/H其实没有太大区别。

Basler视觉方案利用 FPGA处理流程简化了这一过程，通过直接在FPGA上运行Blob分析，提高了方案的实时性能

本文将为你揭开寻找FPGA IP核和HDL模块资源的神秘面纱。

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

用于构建 AMD embeddedsw 组件的旧方法将 .xsa 用作来自硬件人员的交接文件，并将 mdd、mld 和 mss 文件用于不同的软件配置

FPGA 允许在单个芯片中实现大量数字逻辑，其运行速度相对较高，并且只需很少或不需要在 CPU 内核上运行的传统顺序程序即可完成其工作。

在本次网络研讨会中，我们将深入探索 Vitis™ Unified IDE的新特性，并展示过滤器和加密模块的实际应用示例。

延迟(Latency) 通常定义为信号从A点到B点所需要的总时长，单位通常是多少个时钟周期。

AMD公布2024年第三季度营业额达68亿美元，毛利率为50%，经营收入7.24亿美元，净收入7.71亿美元，摊薄后每股收益为0.47美元