智多晶FIFO_Generator IP介绍
FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。
重新定义低延迟——基于JPEG2000的第二代 AV-over-IP 解决方案
北格逻辑推出第二代AV-over-IP方案,以FPGA+JPEG2000为核心技术引擎,针对专业视听场景重新定义浅压缩性能标准。
基于高云Arora-V 60K FPGA实现的MIPI CPHY转MIPI DPHY透传模块
高云 Arora V 系列的 GW5AT-LV60 FPGA具有全新构架的高性能 DSP,高速 LVDS 接口以及丰富的 BSRAM 存储器资源
第二代 AMD Versal Premium 系列 CXL® 释放更多内存
第二代 AMD Versal Premium 系列自适应 SoC 是一款多功能且可配置的平台,提供全面的 CXL® 3.1 子系统。该系列自适应 SoC 旨在满足从简单到复杂的各种 CXL 应用需求