技术
很多使用ZCU106/104开发板的小伙伴，发现在官网上可以找到包括IPI，MIG，PCIe等参考设计，但是如何把VCU用起来的流程设计，Target Reference Design（以下简称TRD）不知道哪里去下，那么最新版本的TRD去哪里获得呢？
为了复用现有的MATLAB®代码，LabVIEW Communications System Design Suite (LabVIEW Comms) 新增了MATLAB专用接口的功能。无线原型的开发者可使用已有的MATLAB函数或脚本，将其连接至LabVIEW Comms在Windows处理器上运行的代码部分
vivado自带很多命令帮助编译器更好的实现设计者的想法，用得好会变成开发利器。比如，max_fanout命令，本身是用来约束扇出，减少布线拥塞的常用命令。然而很多读者向我反映，使用这个命令之后发现没有任何事情发生，完全没有任何效果。这里我就带大家理一理这个命令的使用方法
本篇主要介绍Xilinx FPGA PL侧的IO资源，目前主要包括HP、HR、HD三种类型，不同架构、不同封装的FPGA，包含的IO资源种类和数量均不一样，在连接外设时一定要注意，比如3.3V逻辑电平就不能直接连接到HP bank上，其VCCO的电源电压也不能直接接3.3V
电磁频谱是战争领域中争议越来越大的话题。 电子对抗措施日益复杂，探测第五代战斗机变得更加困难，大多数世界主要大国正大力投资到网络战技术，以便未来成为这一领域的主导者。 此外，随着蜂窝电话供应商开始推出5G，汽车制造商推动V2X通信，以及物联网将无线连接推向无数设备，频谱的商业用途呈指数级扩展。
这种演变为设计和测试情报、监视和侦察（ISR）系统的科学家和工程师带来了新的挑战。 但这些挑战也为创新提供了机会，因为这要求工程师使用更具成本效益和时间效益的方法开发日益复杂的系统。
然而，支持这些复杂系统的基础技术也在不断发展来应对这些挑战。 作为雷达设计和测试仪器和设备的厂商，NI认为以下四大创新将在未来几年内对雷达技术产生最大的影响。
1、冒泡排序
<center><img src="http://xilinx.eetrend.com/files/2019-01/wen_zhang_/100016786-56119-1mou…; alt=""></center>
在2010年4月硅谷举行的嵌入式系统大会上，赛灵思发布了可扩展处理平台的架构详情，这款基于无处不在的ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求
如何存储关键数据的方法，属于规模测试验证的手段，但对于Verilog的调试过程还不够直观，因为无法确切地了解Verilog代码仿真中各个关联信号是如何作用的。Verilog的确可以像C/C++一样启动调试模式，针对每行代码进行调试。但请注意，由于Verilog是并行执行的，而仿真是采用delta时间逐步并行推进的，采用代码调试较为困难，所以常常需要存储全部或部分仿真数据，这就是波形文件。
本文为在FPGA中支持DSR协议的路由表项管理功能，设计一种基于有限状态机[8]的实现方法。本文的设计中，状态机包含一个初始状态和3个功能状态。有限状态机的3个功能状态一起联合实现路由存储、路由查找、路由删除的功能。有限状态机使得硬件代码符合时序电路的风格
Zynq在PS和PL之间有9个AXI接口。 在PL方面，有4x AXI Master HP（高性能）端口，2x AXI GP（通用）端口，2x AXI Slave GP端口和1x AXI Master ACP端口。 PS中还有连接到PL的GPIO控制器
多年来，数字收发机被应用在多种类型的应用中，包括地面蜂窝网络、卫星通信和基于雷达的监视、地球观测和监控。它们的性能直接影响新的5G移动网络的效率和系统成本。在讨论最新一代的高速数据转换器如何实现这些优势之前，让我们先看一看两种不同的收发机系统的架构。
![http://xilinx.eetrend.com/files/2019-01/wen_zhang_/100016786-56119-1mou…](http://xilinx.eetrend.com/files/2019-01/wen_zhang_/100016786-56119-1moupaopaixu.png"){kind=link}