技术

MIPI系列之“D-PHY”

本篇主要介绍MIPI物理层规范中的D-PHY,主要包括D-PHY的架构、操作模式、电气特性等。

UltraScale+ GTY 读取 DMON 输出与 IBERT 之间不同的自适应环路代码

在读取 IBERT 的自适应环路代码时,出现了与 DMONITOROUT 的期望值不同的值。

从赛灵思FPGA设计流程看懂FPGA设计

利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示

弄清FPGA基础 -- 复位设计

一开始接触到FPGA,肯定都知道”复位“,即简单又复杂。简单是因为初学时,只需要按照固定的套路——按键开关复位,见寄存器就先低电平复位一次,这样一般情况可以解决99%的问题,甚至简单的设计,就不可能有问题。复杂是因为复位本身是对大规模的硬件单元进行一种操作,必须要结核底层的设计来考虑问题

年后找工作?这60道硬核 Python 面试题你不得不看

1. Python 的特点和优点是什么?

答案:略。

2. 什么是lambda函数?它有什么好处?

lambda 函数是一个可以接收任意多个参数(包括可选参数)并且返回单个表达式值的函数。 lambda 函数不能包含命令,它们所包含的表达式不能超过一个。不要试图向lambda函数中塞入太多的东西;如果你需要更复杂的东西,应该定义一个普通函数,然后想让它多长就多长。

lambda函数可以接受任意个参数,包括可选参数,但是表达式只有一个:
>>> g = lambda x, y: x*y

>>> g(3,4)

12

>>> g = lambda x, y=0, z=0: x+y+z

MIPI系列之“M-PHY”

本篇主要介绍MIPI物理层规范中的M-PHY,主要包括M-TX和M-RX状态机、M-PHY的配置流程、M-PHY的电气特性等。MIPI M-PHY专为需要快速通信通道以实现高分辨率图像,高视频帧速率和大型显示器或存储器的数据密集型应用而设计。它是一种多功能PHY,为工程师提供配置选择和跨行业平台开发的能力,以有效地解决多个市场

【Vivado仿真 】Vivado 设计套件版本的支持性第三方仿真器

本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。

以太网系列之“Drive Side接口”

本文主要介绍以太网Drive Side接口(MAC和PHY之间的接口),也被称为MII(Media Independent Interface),支持从10M到100G的不同应用场合,主要包括MII、RMII、SMII(Cisco Systems Specification)、SSMII、S3MII、GMII、RGMII、SGMII、QSGMII(Cisco Systems Specification)、TBI、RTBI、XGMII、XAUI、RXAUI、XLGMII、XLAUI、CGMII、CAUI、HIGIG(Broadcom Specification)、Interlaken等接口

在多通道宽带射频系统中通过低压差分信号传输数据总线实现大型射频数据共享

现今,使用FPGA技术进行射频数据信号处理已经非常普遍,因为该技术可实现高速计算能力。通常情况下,处理大量RF数据需要部署的FGPA资源越来越多。因此,FPGA模块会跨多个处理子系统进行部署。借助FlexRIO FPGA模块和LVDS数字接口模块,ST Kinetics成功地设计并实现了一个解决方案

Xilinx原语ODDR的使用

在介绍ODDR之前,我们先简单了解一下OLOGIC。OLOGIC块在FPGA内的位置紧挨着IOB,其作用是FPGA通过IOB发送数据到器件外部的专用同步块。OLOGIC 资源的类型有OLOGIC2(位于HP I/O banks)和OLOGIC3(位于HR I/O banks)。

以太网系列之“Line Side接口”

本文主要介绍以太网Line Side对外接口,也被称为MDI(Media Dependent Interface),包括电口和光口。其中光模块主要针对10G以下的,10G以上的本文就不做介绍了。

Xilinx FPGA的配置模式

本文主要介绍Xilinx FPGA的配置模式,主要包括Master/Slave模式,Serial/SelectMAP模式,JTAG模式等。其中7系列只有Logic部分,其配置相关功能引脚全部连接到FPGA端的特定bank上;Zynq 7000系列既有PL部分,也有PS部分,其JTAG从PL侧引出,其余配置相关引脚全部从PS侧引出

7 种简洁 Python 语法,教你码出一手好代码

Python 是一门用途广泛、易读、而且容易入门的编程语言。但同时 python 语法也允许我们做一些很奇怪的事情。

关于神经网络:你需要知道这些

神经网络(NN)几乎可以在每个领域帮助我们用创造性的方式解决问题。本文将介绍神经网络的相关知识。读后你将对神经网络有个大概了解,它是如何工作的?如何创建神经网络?

Xilinx FPGA的电源设计

本篇主要介绍Xilinx FPGA的电源设计,主要包括电源种类、电压要求、功耗需求,上下电时序要求,常见的电源实现方案等。

Python开发者最容易犯的10个错误

Python是一门简单易学的编程语言,语法简洁而清晰,并且拥有丰富和强大的类库。与其它大多数程序设计语言使用大括号不一样 ,它使用缩进来定义语句块。在平时的工作中,Python开发者很容易犯一些小错误,这些错误都很容易避免,本文总结了Python开发者最容易犯的10个错误,一起来看下,不知你中枪了没有。

通过这三个问题,终于有人把神奇的FPGA讲清楚了!

当我和人们谈起FPGA时,我听到很多人说:“我不知道它们的工作原理”、“它们太复杂了”、“我无法用C语言编程”。我不希望看到这样一种神奇的器件遭受如此冷遇,因此下面我将尝试解答一些常见问题

MIPI系列之“初识MIPI”

该系列文章介绍MIPI系列规范。本篇为第一篇,主要介绍MIPI Alliance及其推出的一系列规范,以及相关的一些应用,以便对MIPI有一个全面的了解。后续会针对每一个部分进行详细介绍。

<strong>1、MIPI Overview</strong>

MIPI Alliance,即移动产业处理器接口(Mobile Industry Processor Interface 简称MIPI)联盟。MIPI是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。

MIPI联盟是一个开放的会员制组织。2003年7月,由美国德州仪器(TI)、意法半导体(ST)、英国ARM和芬兰诺基亚(Nokia)4家公司共同成立。MIPI联盟旨在推进手机应用处理器接口的标准化。

基于FPGA的DDS设计

DDS直接数字式频率合成器(Direct Digital Synthesizer)。本文实现一个具有可以频率可调、相位可调的正余弦、方波、三角波的DDS。

10G/25G/40G/50G/100G/200G/400G 以太网子系统 —— UltraScale/UltraScale+ 重置序列要求

内核重置应该保持断言状态,直到相关时钟稳定为止。在从重置中取出以太网 IP 核之前,它必须具有稳定的频率而且没有故障。 这适用于 SerDes 时钟和 IP 核时钟。 如果在一个时钟中检测到后续不稳定性,就必须重置 100G 以太网 IP 核。