面向关键应用的 Xilinx AI 视频分析
Xilinx AI 视频分析平台提供了强大的解决方案，这些解决方案可解决世界上最关键、最复杂的推断应用。这款智慧世界将不足 100ms 的端到端管道时延和 Xilinx (tm) 加速器卡的海量并行处理进行完美结合，能够以绝对最低的硬件投入提供业界最佳的性能。
【工程师分享】ZCU106的超低延时gstreamer编解码命令
Xilinx提供超低延时编解码方案，在ZCU106单板上可以验证。文档MPSoC VCU TRD 2020.2 Low Latency NV16 提供了详细命令。下面的命令，能表现得更加稳定。
【Vivado Design Suite 用户指南】：设计分析与收敛技巧
本文详细介绍Vivado工具对FPGA设计进行逻辑和时序分析的特点，以及工具生成的报告和信息。讨论实现时序收敛的方法，包括审查时钟树和时序约束，设计底层规划，以及平衡运行时间和结果。
开源方案|PYNQ框架让端云结合预测性维护部署更便捷
在工业现场的设备运维管理，从第一代人工观测，到第二代的定期仪器检测，再到第三代的实时状态检测，直至现在过度到了利用云计算，大数据，人工智能技术主动的预测设备运营状态，根据各传感器信息和设备运行数据提前预测设备的更新和维护。
Xilinx 合作伙伴视频：Denali 3.0 HDR ISP 运行演示
本视频由 Xilinx 合作伙伴和加速应用程序提供商 Pinnacle Imaging Systems 推出，描述了 Denali 3.0 HDR 图像信号处理器（ISP）的功能。
开发者分享 | AXI 基础第 7 讲 - 使用 AXI4-Lite 将 Vitis HLS 创建的 IP 连接到 PS
在 AXI 基础第 6 讲 - Vitis HLS 中的 AXI4-Lite 简介中，使用 C 语言在 HLS 中创建包含 AXI4-Lite 接口的 IP。在本篇博文中，我们将学习如何导出 IP 以供在 Vivado Design Suite 中使用、如何将其连接到其它 IP 核与处理器以及如何在板上运行工程。
Kria KV260 开盒即用：一小时内启动并运行
详细了解 Kria KV260 Vision AI 入门套件和随附的基本配件包。我们将向您展示在没有 FPGA 经验的情况下，如何快速、轻松地启动并运行我们的智能相机加速应用。
Xilinx FPGA 的 DNA 加密
Xilinx FPGA都有一个独特的 ID ，也就是 Device DNA ，这个 ID 相当于我们的身份证，在 FPGA 芯片生产的时候就已经固定在芯片的 eFuse 寄存器中，具有不可修改的属性。在xilinx 7series 和 7series 以前，ID 都是 57bit 的，但是在 Xilinx 的 Ultraslace 架构下是 96bit 。
视频带您了解全新 的Kria K26 SOM
本视频将带您了解全新 Kria K26 SOM。专为加速视觉 AI 应用而构建，生产就绪型 K26 是在边缘部署自适应硬件的最快方法。Kria SOM 在设计时就考虑了软件工程师的需求，无需 FPGA 编程经验即可提供熟悉的设计环境，并由 KV260 低成本即用型开发工具包支持，轻松上手。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6249045759001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
【Vivado Design Suite用户指南】：逻辑仿真（v2020.2）
本文描述了Vivado仿真器作为独立工具和Vivado设计套件的一部分的使用，以及使用波形查看器来分析和调试设计。记录RTL设计的行为仿真，以及综合和实现设计的功能和时序仿真。
“揭秘” Xilinx FPGA 的 ECO 功能
ECO 指的是 Engineering Change Order ，即工程变更指令。目的是为了在设计的后期，快速灵活地做小范围修改，从而尽可能的保持已经验证的功能和时序。ECO 是从 IC 设计领域继承而来，Vivado上 的 ECO 便相当于 ISE 上的 FPGA Editor。
总结了20个DDR3和FPGA部分的设计规范
DQ0-7 八根线必须连到同一T块（也称为字节组）上，一旦分在一起，这个字节组就不能放地址线和控制线了，只能放数据线。 每组数据线对应的DQS必须连到N6,N7上，也就是QBC或者是DBC上
Xilinx 推出 Kria 自适应系统模块产品组合，在边缘加速创新和 AI应用
赛灵思公司今日宣布推出 Kria™ 自适应系统模块（ SOM ）产品组合，这款可量产化的小尺寸嵌入式板卡可在基于边缘的应用中实现快速部署。Kria 自适应 SOM 具备完整的软件堆栈与预构建的生产级加速应用
研电赛|PYNQ与Vitis双开源助力Xilinx专项
本届比赛中，Xilinx将继续设置企业专项奖支持全国研究生学术创新，同时结合往年研电赛以及各类大学生竞赛作品，我们将通过开源案例，平台借用，培训指导等提供全面支持。
Xilinx 合作伙伴视频： Uncanny Insighter - Gate ANPR/LPR
本视频由 Xilinx 合作伙伴和加速应用提供商 Uncanny Vision 推出，描述了车牌识别在自动门闸（带有或不带有吊杆障碍物）中的作用，助力实现车辆的平稳运动和建筑物的安全性。
守护地球，赛灵思在行动
作为半导体行业的领军企业之一，赛灵思深知解决环境问题对社区、公司和生物多样性的积极影响，因此，赛灵思不拥有或租赁任何高生物多样性保护区的土地。不仅如此，多年来，赛灵思在环保方面所做的努力，已获得多项环保设计奖项，以及业界和政府的认证和肯定。
Xilinx 完全集成的解决方案：探索火车和铁路的未来
在列车及地面道旁设备上的智能性，可实现快速、安全、可靠、舒适的旅行。控制门、照明、摄像头、空调、制动器、卫生间以及显示器等需要在计算性能、实时性能和可靠性之间达到最佳平衡。 灵活地将人工智能和传感器结合到机舱内部和周围的处理工艺中，为乘客提供更舒适的环境。效率、耐用性和安全性可通过高级牵引控制及优化的电机控制算法在逻辑上进行优化
FPGA仿真必备——Matlab生成.mif/.txt/.coe
.mif 和 .coe 是 FPGA 设计中常用的存储文件，用于 ROM、RAM 等存储器数据的加载，常见的还用在 DDS 信号发生器和 FIR 滤波器的设计中。 .txt 文件主要用于 Matlab 和 FPGA 的联合仿真，比如在滤波器的设计中，可以使用 Matlab 先把加噪声的信号写入到 .txt 文件，然后 FPGA 仿真中在 Testbench 中读取该信号源的数据
