【下载】Zynq UltraScale+ MPSoC 验证数据手册
Zynq®UltraScale +™MPSoC验证知识产权（VIP）支持基于Zynq UltraScale + MPSoC的应用程序的功能仿真。 它的目标是通过模仿处理器系统（PS）-PL接口和PS逻辑的OCM / DDR存储器，来实现对可编程逻辑（PL）的功能验证。
自主泊车背后的强大动力 赛灵思Zynq UltraScale+ MPSoC加速驾驶新时代
自动驾驶技术已成为汽车产业的最新发展方向，应用自动驾驶技术可全面提升汽车驾驶的安全性、舒适性，满足更高层次的市场需求。据市调机构 QYResearch 的预计，到 2023 年国内 ADAS 市场规模将达到 1200 亿元，未来 5 年复合增长率超过 37%。
访问 Xilinx 东京国际汽车技术展展台，升级您的 ADAS/AD 设计
时间：1月15日 - 17日；地点：日本东京 | 东京国际展览中心（Aomi Exhibition Hall）；事件：赛灵思将现场展示多项汽车解决方案，帮助客户实现从 ADAS 到 AD（自动驾驶）的升级
Xilinx ISV 看台 | 睿视智觉：比 GPU 快 400 倍的图像内容合规性审查
随着 4G 和即将到来的 5G 时代，互联网上每天都在不断产生大量的图像和视频内容，为了保证网络环境的健康，内容提供商必须对平台产生内容进行严格的检测，避免违规违法内容流入互联网。而随着人工智能（AI）时代的到来，图像智能处理系统开始逐渐替代基础的审核人员。
Xilinx ISV 看台 | Maxeler：比 CPU 快 100 倍的信用风险评估调整
在 2019 XDF（赛灵思开发者大会）上， Maxeler 公司洪小莹博士为大家现场展示了其基于 Alveo 加速卡的 CVA Calculation (信用风险评估调整)的方案。
Xilinx 软件及 AI 市场副总裁：赋能软件开发者越来越重要
大数据时代呼唤算力的革命，未来的“计算”将会是什么样？作为引领下一代自适应 AI 技术的全球领导者，赛灵思如何规划和布局？现在真的是软件开发者的天下了吗？
vivado xilinx IOB = true的使用
xilinx FPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/output block，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
Zynq中PS的MIO中断
Zynq中断大致可分为三个部分，第一部分为SGI，软件生成的中断，共16个端口；第二部分为PPI，CPU私有外设中断，有5个；第三部分为SPI，共享外设中断，来自于44个PS端的IO外设以及16个PL端的中断。中间部分为GIC，也即中断控制器，用于对中断进行使能、关闭、掩码、设置优先等。
【下载】Zynq迁移指南：Zynq-7000 SoC到Zynq UltraScale + MPSoC
Zynq®UltraScale +™MPSoC器件是Zynq®-7000SoC器件的后继产品。 它提供了64位处理器的可扩展性，同时将实时控制与用于图形，视频，波形和数据包处理的软引擎和硬引擎相结合。
Zynq中PS的MIO操作
GPIO有4个BANK，注意与MIO的BANK区分。BANK0控制32个信号，BANK1控制22个信号，总共是MIO的54个引脚，BANK2和BANK3共能控制64个PL端引脚，每一组都有三个信号，输入EMIOGPIOI，输出EMIOGPIOO，输出使能EMIOGPIOTN，共192个信号。
FPGA时序约束实战篇之衍生时钟约束
<iframe width="600" height="380" frameborder="0" src="https://v.qq.com/txp/iframe/player.html?vid=u30114tois4" allowFullScreen="true"></iframe>
关于Xilinx器件Clock相关原语使用总结
Xilinx对Clock的管理如分频，倍频等没有使用IP，而是直接调用了相关原语MMCME3_ADV,在这里MMCME3_ADV原语是针对UltraScale的器件的，7系列的器件相关原语名称为MMCME2_ADV。这个规则和LVDS的serdes等原语一致。
【视频】XDF 2019演讲回放 | 开发 Vitis 应用程序的实用方法
有了这么多的灵活性，我们如何利用Xilinx统一软件工具的所有功能来最好地应对应用程序挑战？ 在本课程中，我们将研究这些工具适用于所有三个不同的工作流程：AI引擎软件开发，传统的仅CPU的软件开发和硬件加速。
VIVADO误区与进阶
准则1：合适的代码风格
<img width="600" src="http://xilinx.eetrend.com/files/2020-01/%E5%8D%9A%E5%AE%A2/100046965-88…; alt=""><br>
![http://xilinx.eetrend.com/files/2020-01/%E5%8D%9A%E5%AE%A2/100046965-88…](http://xilinx.eetrend.com/files/2020-01/%E5%8D%9A%E5%AE%A2/100046965-88286-1.jpg"){kind=link}
准则2：精准的时序约束
【视频】XDF 2019演讲回放 | 使用Vitis加速图书馆进行开发
创建特定于域的体系结构的能力是Xilinx设备的主要优势，但不要只局限于应用程序的一个方面！在本次会议中，我们将讨论Vitis的端到端应用程序加速潜力，包括AI流程以及使用Xilinx硬件加速的Vitis库的复杂系统的组成。
FPGA在AI应用中的优势
随着人工智能和物联网技术的融合，AIoT（人工智能物联网）的概念应运而生，即AI（人工智能）+IoT（物联网）。目前，边缘AI正广泛应用于工业领域，这种技术可以为工业物联网边缘的多传感器分析和机器学习应用提供最低的时延、功耗和成本。在工业领域，当前热门的边缘AI应用包括工业机器人、智慧路灯、智能监控等。
xilinx FPGA复位浅析
对于xilinx 7系列的FPGA而言，flip-flop支持高有效的异步复/置位和同步复位/置位。对普通逻辑设计，同步复位和异步复位没有区别，当然由于器件内部信号均为高有效，因此推荐使用高有效的控制信号，最好使用高有效的同步复位。输入复位信号的低有效在顶层放置反相器可以被吸收到IOB中。
FPGA设计中大位宽、高时钟频率时序问题调试经验总结
今天跟大家分享的内容很重要，也是我们调试FPGA经验的总结。随着FPGA对时序和性能的要求越来越高，高频率、大位宽的设计越来越多。在调试这些FPGA样机时，需要从写代码时就要小心谨慎，否则写出来的代码可能无法满足时序要求。
一文带你走进 5G 商用大潮的背后及未来！
5G 商用浪潮正席卷全球。相关调查显示，截止 2019 年 11 月，全球已共有 21 个国家的 43 家运营商开始提供已商用 5G服务，另有 77 家运营商正在规划中计划商用。与此同时，截至 2019 年第三季度，全球5G连接已经达到共有约 488 万。