在本次网络研讨会中，您将能了解到赛灵思最近发布的机器学习套件，以及在该套件上运行 CNN 加速器的详细介绍，该套件可方便地部署在亚马逊 EC2 云上。现在注册，了解如何使用基于云的软件堆栈以评估、开发和部署机器学习功能至 AWS 云端的应用中

在实际开发中，我们会经常使用到LCD屏，LCD屏的种类有很多种，对应的使用方法也有所不同，但是，在ZYNQ 图像传输开发中，思路大体类似，下面介绍在ZYNQ中，使用LCD显示OV5640图像方法

据麦姆斯咨询介绍，在工业领域，机器视觉系统被广泛用于自动检验、工件加工、装配自动化以及生产过程控制和监视图像识别。对产品质量的高要求，促进了机器视觉在汽车、电子、半导体、食品和包装等行业的快速发展

bram的由很多latches和寄存器构成的bram块构成，通过Mux数据选择器，将数据送入输出寄存器，最终输出。由此图可知，bram的reset仅仅对输出寄存器重置，而不会重置内部存储数据

5G是目前通信设备领域的市场趋势， Massive MIMO指的是64T64R应用中常用的多输入和多输出, 更多的发送器和接收器通道需要更多的数字处理器（FPGA / ASIC）来执行数据传输，而典型的64T64R MIMO应用中通常需要4-5个数字处理器。 每个FPGA都需要自己的电源上电/下电的时序，以便FPGA能够正常工作

本文档继承zcu102_1建立的工程，打开Vivado工程后，打开Block Design，双击zynq模块进入配置界面。在PS UltraScale+ Block Design页可以看到UART0和UART1已使能。

工业相机有多种分类方法，比较常见有：按感光芯片的类型分CCD（电荷耦合器件）和CMOS（互补金属氧化物半导体），根据输出色彩分为黑白和彩色，按像元的排列方式可分为线阵和面阵，按成像维度可为二维（2D）和三维（3D）等。本文将针对这四类分法，研究和讨论工业相机的基本原理及技术发展

本次研讨会将为所有医疗设备的架构师和设计人员介绍一种可适用于所有工业自动化，以及其他高可靠性应用的功能安全策略和网络安全方法，同时还将介绍赛灵思的方案是如何应用于基于风险管理的意料设备设计流程中的，从而帮助客户创建更稳健的设计，加快上市时间

Alveo™ U50 加速卡今天终于可以与大家见面了。Alveo U50 加速卡是业界首款可以支持第四代PCIe ( PCIe Gen 4) 的轻量级自适应计算加速卡， 专门为扩容各种不同关键计算、网络和存储工作负载而特别设计，而且所有的加速都在同一个可重配置 FPGA 平台之上实现

从前面几个UDP的程序实例中我们可以体会到pbuf的重要性，对pbuf的灵活操作也是完成程序功能和提高代码效率的关键。本篇总结lwip的pbuf.c中的常用函数并给出示例程序，其中部分函数和string.h文件中提供的传统内存操作函数功能相同

赛灵思 Alveo™ U50 数据中心加速器卡为金融计算、机器学习、计算存储以及数据搜索和分析领域的工作负载提供优化加速功能。U50 基于赛灵思 UltraScale+™ 架构，采用高效的 75 瓦封装，外形小巧，U50 包括 带宽为 460GB/s 的 HBM2，100GbE 网络和 PCI Express 4.0，专为部署在任意服务器上而打造

今天赛灵思再宣布推出 Alveo™ U50，进一步扩展 其Alveo 数据中心加速器卡产品组合。Alveo U50 卡是业界首款可以支持第四代PCIe ( PCIe Gen 4) 的轻量级自适应计算加速卡， 特别为单个可重配置的 FPGA 平台就能大幅加速各种不同的关键计算、网络和存储工作负载而设计

本指南介绍Xilinx Zynq UltraScale+RFSoC特性套件的组件，功能和操作。

这篇文章介绍一种不同于针对压缩单个权重的方法：多个权重数据组合为向量，将向量视为一个整体，映射到其他向量空间，完成压缩。作者在resnet-50上做了实验，将100MB权重压缩到了5MB（实现了20倍压缩比例），同时在imageNet上测试的top-1精度保持的很好（76.1%）

数据类型
基本数据类型:
整型(int)，浮点型(float)，字符串(str)，列表(list)，元组(tuple)，字典(dict)，集合(set),布尔(bool)

数值类型（整数，浮点，布尔）
序列类型（字符串，列表，元组）
散列类型（字典，集合）

字节类型 a=bytes(‘123’)/a=b’123’
字节数组bytearrary(‘123’)

可变序列:列表，集合，字典
不可变序列:字符串，元组

FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件一样啦。软件编程的思想根深蒂固，看到Verilog或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析

本篇咱们继续以ADI公司的多通道高速ADC—AD9249为实例，向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9249的功能框图，其为16通道、65MSPS、14bit精度的多通道高速ADC，且其SPI接口只为三线模式

在本次直播课程当中，我们将向您详细讲解及演示，基于赛灵思的加速方案是如何帮助客户实现从传统 ADAS 方案演变为更多基于机器学习和 AI 的自动驾驶的。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6059685072001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

网络压缩在AI加速中可以说起到“四两拨千斤”的作用，网络参数的减小不仅仅降低了存储和带宽，而且使计算逻辑简单，降低了LUT资源。从本篇开始，我们就一起挖掘一下网络压缩算法的类型，原理，实现，以及效果。写这类算法类文章，一是学习，二是希望能够令更多做FPGA的人，不再将眼光局限于RTL，仿真，调试，关心一下算法，定会发现FPGA的趣味和神通

由东南大学、赛灵思电子科技（上海）有限公司（Xilinx）、南京集成电路产业服务中心（ICisC）联合主办的2019 SEU-XILINX暑期学校完美落幕啦！ 在7月7号到7月19号的2周时间之内，通过2次测试，7场专题讲座和7天项目开发的经历，让来自于国内、澳门地区和海外71所高校合计110名学员学习和实践了FPGA设计技巧和各种各种工具结合下的智能应用