ACAP是Xilinx推出的一种革命性异构计算架构，计划在今年10月份推出。它将标量计算，可编程逻辑还有矢量计算结合在一起，充分利用各自的优势，不仅仅增强了针对各种机器学习算法的适用性，也提高了计算密度和存储带宽。其中AI engine和NoC是新颖的设计，FPGA和CPU的结合早在zynq系列中已经应用

上文介绍了用TCP发送“Hello World”的实例，工作在client模式下。本文实现同样的功能，但让TCP工作在server模式下。把开发板当作服务器，远程主机为客服端访问服务器，实现被动连接。TCP client和TCP server在lwIP中的连接流程和区别可参考本系列前面与lwIP相关的文章

2019年8月1日至2日，“中国开放指令生态（RISC-V）联盟”（简称CRVA联盟）与鹏城实验室，在湖北恩施举行的中国计算机学会第二十三届计算机工程与工艺学术年会暨第九届“微处理器技术”论坛（NCCET 2019）现场，联合展示了最新研发的RISC-V开源芯片设计系统级验证及原型平台SERVE，介绍开源理念并鼓励参会人员积极参与。

一、IP封装：1、打开Vivado，点击Create Project。2、点击Next，在Project name中输入我们的项目名称：74LS00。3、点击Next，默认勾选Do not specify…4、点击Next，核对信息，然后点击Finish。5、在空白工程中，左侧Flow Navigator中，选择PROJECT MANAGER下的Add Source。

Vitesse Data 的 Deepgreen DB 是一款可扩展的 MPP 数据库解决方案，源于开源 Greenplum 数据库项目，与开源项目完全兼容。 Deepgreen DB 可在本地设备或公共云上无缝工作。AWS F1 实例可使用多达 8 个 FPGA 实例针对总共 64 vCPU 和 976 GB 的内存进行配置。

以交换机设计为例。在交换机设计前期，转发表项是固化在交换机内部的（给FPGA片内BRAM初始值），但是在测试过程中，往往需要对表项进行修改，如果直接修改BRAM的coe文件，则需要重新综合、实现、生成bit文件，其中，综合与实现耗时十分严重，设计规模越大，消耗的时间越长，而生成bit文件消耗的时间则相对固定

PERSEUS Plus 是一项独特的视频编码技术，可显著提高任何标准编码器（如 AVC/H.264、HEVC、VP9以及未来的 AV1）的质量和吞吐量。广泛的设备都支持回放，因为回放采用现有底层编解码器的硬件解码功能。与 Xilinx FPGA 结合使用时，PERSEUS 可提供市场上密度最高的编码解决方案，支持在单个卡上使用现场 4kp60 编码等

通过视频了解 Xilinx Zynq SoC 为什么是嵌入式工业平台产业的首选，以及下一步将如何提高可靠性、互动性以及精密性，充分满足安全关键性及非安全关键性 HMI 的应用需求

本文主要介绍基于zynq的IIC的驱动架构，通过代码编写来深入了解IIC驱动的内容和机制。

本文转载自CSDN李锐博恩Reborn某校招题目，仅仅给出下面电路图，要求画出Q1,Q2以及Q3的波形，并描述电路功能。可以看出，这个电路很简单，或许你会纠结于初值是什么，可是仔细想想，该电路其实和初值没有关系

在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为

Xilinx新一代 SOC，Zynq UltraScale+ MPSOC系列性能强悍无比，相比ZYNQ 7000系列每瓦性能提升5倍，作为一 名电子发烧友，都想体验一把这高性能的MPSOC开发板。现在用米尔MPSOC开发板来一个hello world。

赛灵思作为本次 LiveVideoStackCon 2019 的重要合作伙伴，将携众多优质客户，如 Aupera、 N-nova、Deepoly 、CTAccel共同展示 Xilinx 在音视频领域内领先的加速应用方案，并会带来一整个下午的精彩技术专场分享。

随着5G浪潮的到来，物联网的计算正在面临巨大的挑战。首先，视频信息占据流量的 80% 以至 90%，视频的处理非常耗费算力，这其中包括视频的编解码，以及对视频信息的实时解读、分析。其次，物联网的场景无限多样化，需要不同算法适应不同场景，能够灵活配置快速移植

本文整理自LiveVideoStack 线上交流分享，本次分享由赛灵思数据中心产品经理梁晓明介绍Xilinx的视频解决方案，由赛灵思高级策略应用工程师张吉帅以及赛灵思高级现场应用工程师赵春晓来负责答疑环节的问题。

这里引用的u-boot，kernel，busybox版本分别是：
u-boot ： U-Boot 2017.01
kernel ： 4.9.0-xilinx-v2017.4
busybox ： BusyBox v1.24.1

下载modelsim，这里用的是modelsim10.4版本。完成下载和安装，在安装文件夹中可以看到uvm-1.1d，这是我们使用的uvm版本。在uvm-1.1d/win64下有uvm_dpi.dll文件，这是已经编译过的uvm库。

根据Zynq MPSOC的设计，EMIO占用GPIO BANK3至5的全部32位，对应GPIO的序号78至174，共96个EMIO但是在PS模块中引出的PL中断会默认占用高序号值的EMIO，如本实验中PS模块的pl_resetn0复位信号占用了序号174的EMIO

本文档提供Alveo U50数据的硬件和软件安装过程。Alveo U50 卡采用赛灵思 UltraScale+™ 架构，率先使用半高半长的外形尺寸和 低于75 瓦的低包络功耗。该卡支持高带宽存储器 （HBM2），每秒100G 网络连接，并支持第四代 PCIe 和 CCIX 互联标准。通过支持标准的 PCIe 服务器插槽和仅为现有 Alveo 卡1/3的功耗， Alveo U50大幅扩展了自适应加速技术可以部署的范围，从而为要求严苛的计算、网络与存储工作负载带来了前所未有的高吞吐量与低延时。

TCP的工作机制比UDP要复杂的多。本文介绍用TCP发送“Hello World”的实例，讨论程序设计中几个关键的问题。本文撰写思路假设您已经阅读了本系列前几篇与lwIP、UDP相关的文章，重复性语言不过多描述。本文TCP工作在client模式。TCP内容较多，后面的文章会逐步深入介绍