<strong>1.MPSOC overview</strong>

MPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。

熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览user manual的前几章，具体外设用时细读。

从Vivado开始，配置GTX的时候，多了一个SATA协议支持，但有些小地方还需要自己另外设置。整理了一下，分享给大家。

立即采用可随时投入使用的 SoC 解决方案以更低的 OpEx 提升生产力
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828495902001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<strong>SSN概述</strong>
SSN（Simultaneously Switching Noise）分析可以估计I/O Bank中管脚在同时转换输出状态时对其它输出端口造成的干扰。这是一个常见的问题，许多总线有大量的位宽，当总线数据有多位同时变化时，很容易在其它I/O上产生噪声。比如数字电路设计中倾向于使用格雷码编码，正是因为两个相邻的数字用格雷码表示时只有1bit的差异，使得同时转换噪声最小。

深入了解 Zynq SoC 在基于“OPC UA over TSN”的智能工厂自动化中的作用。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828495713001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：OpenSLee</font>

<strong>1 背景知识</strong>

IP(Intellectual Property)在嵌入式FPGA设计中，指的是某些设计好的模块，分为软件模块和硬件模块。这些模块，一般都是已经测试好，所有功能完善的，由一些用户自己设计的。有些模块是免费的，也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中，同样，所有用户也都可以定制自己的IP核。

<font color="#FF8000">作者：Ambrose Finnerty, 赛灵思 DSP 技术市场管理部</font>

产品编号：AES-ULTRA96-G
供应商: 安富利
器件支持: Zynq UltraScale+ MPSoC

<strong>产 品 描 述</strong>
Ultra96 是一款基于 Arm 技术的赛灵思 Zynq UltraScale+ MPSoC 开发板，符合 Linaro 96Boards 规范。96Board 是开放平台规范，为开发平台定义了一个标准电路板布局，可供软件应用程序、硬件设备、内核和其他系统软件开发人员使用。Ultra96 在 96Boards 社区中占据独特地位，包含可编程逻辑中的各种潜在外设和加速引擎，这些是其他产品所不具备的。

今天， 部分参与赛灵思开发者大会 （XDF）北京站的展商 Logo 悄然登录 XDF 官方网站， 来自全球各地的合作伙伴、用户纷纷加入大会的全天演示活动中，为致力于打造 “交流，学习和分享”平台的 XDF 平添奕奕光彩 —— 你动心了吗？

Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。所以MIO不需要管脚约束，而EMIO需要管脚约束。