很多人对FPGA理解还停留在CPLD阶段，认为FPGA只是用来做一些逻辑接口或算法而已，那就大错特错了，如果你一直做FPGA的逻辑而又不是很精通，又或者做其它嵌入式（如单片机、ARM）开发可以看下这篇文章，或许对你有所帮助。
<center><img src="http://xilinx.eetrend.com/files-eetrend-xilinx/article/201809/13373-393…; alt="" width="670"></center>

赛灵思、英飞凌科技、安富利和 Mocana 合作推出符合 IEC 62443 标准的硬件和软件现成解决方案。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828495543001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

本文是该系列的第16篇。流水线（pipeline）是FPGA设计中经常提到的一种技巧，通过消耗更多的资源来提升系统的运行速度。本文将以FIR滤波器的设计为主题，详细介绍如何把一个设计“流水线化”，并进行时序分析体会流水线设计带来的好处。

<strong>流水线</strong>
这里先用通俗易懂的语言描述一下流水线设计思想。假设小A要从成都到哈尔滨旅游，如果直接坐火车过去恐怕要累得受不了；如果在旅程中间加几站，比如到西安、北京、天津找个客栈休息一下，路上就更加精力充沛了。

了解使用面向第三代 Pregius 成像器的索尼全新 SLVS-EC 接口标准。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828494445001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：OpenSLee</font>

<strong>1 背景知识</strong>

HDMI（High Definition Multimedia Interface）是高清晰多媒体接口线的缩写，能高品质地传输未经压缩的高清视频和多声道音频数据，最高数据传输速度为5Gbps。同时无需在信号传送前进行数/模或者模/数转换，可以保证最高质量的影音信号传送。

<font color="#FF8000">作者：德州仪器 Atul Patel </font>

大家许多人可能都与“低语者”有过交谈—低语者是指说话声音超低几乎让人听不明白的人。与低语者交谈往往会导致沟通错误且混杂各种信号，这种场景在上世纪90年代知名情景喜剧《低语者》中体现得淋漓尽致。

那么，低语者与电子系统及其设计有何关系呢？现代电子信号链已开始更多地采用在较低电压节点运行的集成电路（IC）。Sub-1V器件，如大型微处理器、现场可编程门阵列（FPGA）、低功耗通信器件和传感器，只是为了降低功耗和延长电池寿命而将电压降低于1V的设备类型中的几种。这些器件的电压较低也意味着它们的输入/输出（I/O）数据接口需要在较低的电压下工作。实际上，这些新型低电压信号链器件正成为该系统的低语者。

<font color="#FF8000">作者：依元素科技</font>

FPGA调试时硬件设计中及其重要的一步，本文就在FPGA调试过程中存在3种常见的误解，进行一些讨论:

误解#1：调试工作的存在, 是因为工程师不够称职。

误解#2：单一处理方法应解决所有调试问题。

误解#3：FPGA调试硬件总是“浪费”资源。

<strong>首先针对误解#1,调试工作是设计过程的一部分</strong>

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它作为专用集成电路（ASIC）领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。主要用于信号处理及各类高速模拟仿真。

CBR（Constant Bit Rate）是以恒定比特率方式进行编码，有Motion发生时，由于码率恒定，只能通过增大QP来减少码字大小，图像质量变差，当场景静止时，图像质量又变好，因此图像质量不稳定。这种算法优先考虑码率(带宽)。

这个算法也算是码率控制最难的算法了，因为无法确定何时有motion发生，假设在码率统计窗口的最后一帧发生motion，就会导致该帧size变大，从而导致统计的码率大于预设的码率，也就是说每秒统计一次码率是不合理的，应该是统计一段时间内的平均码率，这样会更合理一些。

TIDA-01480 参考设计是一种可扩展的电源设计，旨在为 Xilinx Zynq UltraScale+ (ZU+) 系列 MPSoC 器件供电。此设计接收来自标准直流电源的电力，并通过明确的 Samtec 插座端子板连接方式为 Xilinx 芯片组和 DDR 存储器的所有电源轨供电。

此设计具有可扩展性，能够支持整个 ZU+ 系列的器件：从最基础的具有双核 ARM® Cortex™-A53 应用处理器和双核 ARM® Cortex™-R5 实时处理器的 ZU2CG 器件，到添加了图形处理单元 (GPU) 的 ZUxEG 产品，再到最高配的还包含一个视频编解码器单元和多达 16 个 16.3Gbps 收发器 (MGTH) 的 ZU5EV 器件，均包含在内。