本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法，对设计进行时序分析，并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构，在几乎相同的结构下有着更好的性能，本文将对此做介绍。

神经网络的基本思想是模拟计算机“大脑”中多个相互连接的细胞，这样它就能从环境中学习，识别不同的模式，进而做出与人类相似的决定。

使用 DDS 在 IIoT Edge 范围的应用实现连接功能。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828496529001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

近年来，市面上已涌现出越来越多的嵌入式视觉应用，它们是由嵌入式计算板和相机模块组成的系统。与其他系统相比，这类系统能以更经济、更有效的方式管理视觉任务。

相机接口在上述嵌入式视觉系统的设置中扮演着关键作用，因为它承担着将相机模块与主机连接在一起的重任。

即插即用的USB 3.0、LVDS（Low Voltage Differential Signaling，低电压差分信号）等接口就适用于嵌入式视觉系统。但在很多情况中，选用MIPI CSI-2接口才是最合适的选择。

本文将介绍在嵌入式视觉领域中，使用此重要接口将带来何种优势，并阐述了它所具备的功能。

ADI Guneet Chadha探讨当内核电压不断降低时，电源管理解决方案要解决的三大设计挑战。
<iframe height=498 width=510 src='http://player.youku.com/embed/XMzc4Mzg1NzAzNg==&#039; frameborder=0 'allowfullscreen'></iframe>

本视频介绍 PYNQ 框架如何帮助软件工程师和数据科学家轻松获得工业设备的有价值的片上实时见解。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5828496898001' allowfullscreen frameborder=0 width="600" height="338"></iframe>

<font color="#FF8000">作者：OpenSLee</font>

<strong>1 背景知识</strong>

电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。

<strong>1.1 AXI_VDMA的介绍</strong>

TPS650864 器件系列是一款单芯片电源管理 IC (PMIC)，专为 Xilinx Zynq®多处理器片上系统 (MPSoC) 和现场可编程门阵列 (FPGA) 系列产品而设计。TPS650864 器件的输入电压范围为 5.6V 至 21V，用途 广泛 （请参阅 器件比较表）。该器件适用于墙壁式供电 应用 或 2S、3S 或 4S 锂离子电池组（NVDC 或非 NVDC 电源架构）。请参阅 典型应用 章节，以了解 5V 输入电源。该 D-CAP2™和DCS-Control 高频稳压器采用小型无源器件，以减小解决方案尺寸。D-CAP2 和 DCS-Control 拓扑具有出色的瞬态响应性能，非常适用于具有快速负载开关的处理器内核和系统内存电压轨。I2C 接口可通过嵌入式控制器 (EC) 或 SoC 进行轻松控制。

<strong>引言</strong>

什么叫做“嵌入式视觉”？

嵌入式视觉=小型处理板 + 小型相机模块

在嵌入式视觉领域中，处理器有许多分类，SoC， SoM，SBC，FCD分别是什么？他们之间有什么区别和联系？通过本文，您可以有个系统的归纳和了解。

<strong>片上系统(SoC)</strong>

片上系统(SoC)是嵌入式架构的核心，是实际成像处理的所在点。很多场合里，人们将专业术语“SoC”通俗地等同于“处理器”。然而实际上，SoC包含的不止这些。

在I/O和时钟规划之后，需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径：DRCs用来检查设计违反规则情况；SSN分析用来估计转换噪声等级。本文将介绍DRCs，本系列第16篇介绍了SSN分析。

<strong>运行DRCs</strong>
DRCs可以说是管脚规划中最严苛的一个步骤，DRCs会使用一套设计检查项（通常称作rule deck），来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/O端口和时钟逻辑为例。