技术

VS Code+Claude Code+Vivado MCP工具链搭建及使用Skill加速设计本文介绍通过自研Skill脚本的方法，为7系列MIG IP自动化开发提供可复用的技术方案。

HDMI数据的接收发送实验（六）本章节继续讲述IIC时序，之前已经讲述了IIC的传输方式，今天来讲述IIC的读时序、顺序读取时序。以便后边将EDID数据被读到主机。

P3 FPGA 神经网络推理演示在P3 FPGA上运行的硬件神经网络，对输入的28×28手写数字灰度图（784像素，INT8量化）执行两层全连接网络前向推理，输出0~9十个类别的得分并自动给出识别结论。

HDMI数据的接收发送实验（五）使用两个DDR4控制器实现数据流水操作可以显著提高内存带宽和系统性能。这种设计通常用于需要高吞吐量的应用，如视频处理、科学计算、网络数据包处理等。

Vitis IDE 接入 DeepSeek 和 Qwen：开启 Agentic AI 辅助开发之旅本文介绍如何在 Vitis IDE 中连接 DeepSeek、Qwen 和本地模型，并结合 Vivado MCP 与 Skills 辅助后续开发。

HDMI数据的接收发送实验（四）本章节介绍了如何在仿真中例化两个DDR4_IP核，通过仿真模型绑定各自的管脚，实现两个DDR4的分开控制。并进行了功能的验证

HDMI数据的接收发送实验（三）本章节来实现对DDR4使能ECC功能后对DDR4的读写操作。使用modelsim仿真DDR4的读写实验，使用IP核自带的example design进行仿真测试

FPGA仿真环境搭建与使用技巧(III)在 Vivado 中，我们在图形界面下执行的操作都有对应的 Tcl 命令。Vivado 不仅支持 Project 模式，也支持 Non-Project 模式。

Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（五）——设计用户测试程序本教程完整介绍了在DE25-Nano平台上实现HPS响应FPGA端中断的完整流程——从硬件设计、设备树配置、平台驱动开发到用户态测试程序

Lattice Prompt：工作原理与实测效果Lattice Prompt 是莱迪思推出的 AI 辅助 FPGA 开发工具，本文介绍其工作方式与主要能力。

如何利用DCMAC实现UALink物理层本文将介绍用户如何利用例化Xilinx-AMD的DCMAC硬核IP来实现UALink的物理层部分。其上层部分，则应由用户的其它设计逻辑与软件驱动等自行设计完成。

FPGA 可移植设计怎么做？三大思路降低厂商依赖FPGA 项目很难完全消除厂商依赖。更现实的目标，是明确厂商依赖出现在哪里，并把它限制在可以管理的范围内。本文提供 FPGA 可移植设计三大思路，助您提升开发效率。

HDMI数据的接收发送实验（一）本章节主要讲述ECC的功能介绍并概括了ECC的实现方式及操作流程。简单介绍了ECC的控制器接口。

从RTL到Bitstream：FPGA时序与功耗收敛的避坑指南做FPGA，最容易产生一种错觉：仿真通过了，功能跑通了，项目就差不多了。实际上，真正让工程师头疼的往往从这里才开始。这篇就从RTL一路讲到Bitstream，把FPGA时序与功耗收敛过程中最容易踩的坑捋一遍。

FPGA小课堂-使用DDR4控制器实现多通道数据读写（23）本章节使用仿真工具观察ddr4多通道读写的具体流程，并验证结果。

告别 hd_visual：用 get_dfx_footprint 高效可视化你的 DFX 设计在 DFX 设计中，理解每个可重配置分区实际占用了哪些硬件资源，是 floorplanning 成功的关键。过去我们依赖 hd_visual 脚本来生成可视化信息——但它有两个致命问题

Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（四）——设计中断驱动程序驱动程序采用Linux平台总线（Platform Bus）模型，通过 platform_driver 结构体注册驱动，利用设备树实现设备和驱动的自动匹配。

FPGA小课堂-使用DDR4控制器实现多通道数据读写（22）在之前我们把dds产生的两个sin波形存储到了ddr4中，接下来需要使用ddr4的读指令将两种波形读取出来。之前写ddr4的功能由0通道和1通道来完成。这次使用通道2和通道3来完成ddr4的读功能。

优化 VCK190 上 LPDDR4 与 AI 引擎之间的 GMIO 数据流本文探讨了在 AMD Versal™ 评估板 VCK190 上，如何在 AI 引擎全局存储器 I/O (GMIO) 端口与外部存储器（例如 DDR4 和 LPDDR4）之间串流数据时实现最佳吞吐率性能。

如何获取和配置 Questa* - Altera® FPGA Starter Edition 许可文件本文将为您介绍 Questa* - Altera® FPGA Starter Edition 许可证文件的申请方法和设置方法。主要操作分为以下 4 个步骤