技术

Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（三）——设备树Overlay设备树（Device Tree）负责告诉Linux内核系统中存在哪些硬件设备、它们的地址、中断号以及驱动兼容性信息。设备树是用于描述硬件的树形数据结构，其源文件为.dts（Device Tree Source）格式文本文件。
基于VSCode使用Codebuddy调用Vivado MCP进行逻辑工程开发指南Vivado MCP（Model Context Protocol）是 AMD 提供的一座桥梁，将 AI Agent 的自然语言请求翻译为 Vivado Tcl 命令，从而实现 "用自然语言驱动 Vivado" 的 FPGA 开发体验。
FPGA小课堂-使用DDR4控制器实现多通道数据读写（21)在上一章节讲述了使用两个dds产生不同频率的sin波形，通道0为2MHz,通道1为5MHz，截取一部分dds产生的sin波形，并写入到ddr4中。本章节使用仿真来查看波形，更直观的观察并了解两个通道存储波形的过程。
Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（二）——修改Quartus工程（GHRD工程）要在FPGA侧产生按键中断，首先需要在硬件设计中添加一个支持中断输出的PIO外设，并将其中断信号连接到HPS的FPGA中断输入口上。本教程基于DE25-Nano开发板的GHRD工程
FPGA小课堂-使用DDR4控制器实现多通道数据读写（20)在本章节，我们使用两个通道同时储存两种波形，由于每次突发只能传输256个数据，那么每个通道传输10次写突发，共2560*2个数据，这样将这5120个数据存储进DDR4中。
Crosslink-NX应用连载（14）：驱动CH346C传输数据今天分享一个小设计：就是使用CH346C这颗USB2.0桥接SPI Slave FIFO（40Mbps）的芯片与计算机通信，当然也连带其高速串口功能（最高15Mbuad/s）。
FPGA小课堂-使用DDR4控制器实现多通道数据读写（18)在之前已经使用interconnect IP 实现了DDR4的多通道读写功能，接下来为了更能接近实用性和更直观的展现多通道读写的功能，使用DDS IP 核生成两组正弦波信号
Vivado崩溃怎么办？FPGA工程师必收藏的5大排查方法对于FPGA工程师来说，有一种无奈可能比代码报错更让人抓狂——Vivado崩了。
AMD Versal™ GT 链路调优基础知识：优化 BER 性能本篇博客描述了如何使用 GT 进行链路调优，并提供了一个 Tcl 脚本，用于在硬件管理器/IBERT 会话中扫描 TX 驱动设置
Vivado 报告三阶段检查：方法论 DRC 全解report_methodology 是 Vivado 里专门检查设计是否符合 UltraFast 设计方法学的 DRC 体系，按设计阶段分为 RTL lint 检查、综合后网表/约束检查、实现后时序检查三档
FPGA小课堂-使用DDR4控制器实现多通道数据读写（17)在上一章节中，我们已经把测试工程的顶层例化模块进行说明，今天来使用仿真测试在不同情况下四个通道进行读写，并呈现出仿真结果。
在 Altera® FPGA 的 Nios® V 上实现 LED 控制 第 2 部分：软件开发 (Quartus® Prime Standard Edition 篇)在上一篇中，我们完成了硬件平台的搭建，包括在 Platform Designer 中设计 Nios® V 系统、完成 FPGA 顶层设计、设置约束并编译生成硬件配置文件 (.sof)。本文将继续介绍软件开发部分。
FPGA小课堂-使用DDR4控制器实现多通道数据读写（16)在之前的章节中讲述了ddr4的写模块和读模块接口信号和模块功能及时序分析，在本章节我们来把上述模块和IP使用信号连接，组成一个测试工程。
MTIA 300类大模型芯片可以用FPGA集群做验证吗？所有人聊 AI 芯片都先聊算力，Meta 却把大把的面积和功耗花在了"不算数"的地方——12 块 RDMA 网卡直接塞进封装，另外划出 16 个专用引擎，只干搬数据和求和这两件事
Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（一）——GIC控制器介绍本文先深入解析GIC-600中断控制器的架构与中断映射机制；然后以DE25-Nano开发板为载体，从修改GHRD工程添加支持中断的PIO外设开始，逐步完成设备树配置、中断驱动程序开发
FPGA小课堂-使用DDR4控制器实现多通道数据读写（15)在上一章节中讲述了通过ddr4的写模块将测试模块中的写起始地址，写突发长度，写数据等信号通过axi4协议传输给interconnect。在讲述完ddr4写模块后，接下来继续讲述ddr4的axi读模块内容
1/128微步进+10A相电流：Agilex 3 FPGA如何打造高精度CNC步进控制本项目提出了一种替代方案：采用基于FPGA的控制架构构建原型系统，在实现传统CNC设备现代化改造的同时，保留对系统设计的完全控制权。
FPGA小课堂-使用DDR4控制器实现多通道数据读写（14)在本章中描述了如何使用axi4协议将测试模块接口信号写进interconnect，其中需要注意的点是写地址和写长度的要求，需要在用户模块中根据自己的需求来定义这些信号。
FPGA小课堂-使用DDR4控制器实现多通道数据读写（13)在上一章节中使用仿真简单验证了interconnect的功能。本章节继上一章节来概述实现的具体过程。
卫星地球观测雷达：FPGA从SAR雷达到智能感知文章以Sentinel-1为基准案例，结合ROSE-L、Sentinel-1 NG等未来任务以及CIMR辐射计的星上射频干扰（RFI）处理实践，全面呈现空间雷达遥感的技术全景与发展趋势