循环神经网络 (RNN) 是一种用于深度学习的网络架构
在非常多的客户应用工程中，都会用到DDR4/LPDDR4来存取大容量数据
本文涵盖了 AI 引擎 NoC 接口拼块的位置查找方法。
探讨了汽车行业的未来发展，从 ADAS、主动安全性到有监督/无监督自动驾驶
本文介绍如何配置C-model参数和IP匹配。
本实验通过PL端Verilog代码直接读写ddr4，主要了解NoC的配置方法
MicroBlaze的易用性使得其开发如AMD其它嵌入式SoC FPGA一样简单
本文旨在探讨在 Versal 中对 eMMC 进行格式化和烧写的方法。
设置好2022.2 Petalinux环境. 使用2022.2 ZCU106 BSP, 创建Petalinux工程
做高速的工程师最头疼的问题就是抖动和眼图测量Fail
本文介绍在ZCU106上创建Video Multi-Scaler IP的Vivado和Petalinux工程
本文主要介绍OpenCV在Windows 10上的安装和设置。
了解该协议的关键要素和优点，以及 CXL 版本 3.0 中的新增功能。
这里详细介绍了一个主 I2S 收发器组件用于FPGAs，以 VHDL 编写
在本例程中，我们要做的是LED灯控制实验，每秒钟控制开发板上的LED灯翻转一次
信号链是连接真实世界和数字世界的桥梁
本文介绍如何推迟XilSEM扫描功能的开始。
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分
Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis
每个工程下面都有一个生成vivado的脚本，用于重建vivado工程
