技术

Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例

Vitis Vision库中的内核在 Xilinx Vitis工具套件中进行了优化和支持

资深工程师带你深入理解LDO

根据调整管的工作状态,我们常把稳压电源分成两类:线性稳压电源和开关稳压电源

一文了解高速互联技术CXL

本文将深入探讨CXL技术,全面了解CXL对现代数据中心生态系统的重要性

AMD Versal系列CIPS IP核介绍

本文对CIPS主要功能模块做解析

如何实现ILA Cross Trigger

ILA Cross Triggering功能使得ILA核心之间、以及ILA核心与处理器

如何用第三方仿真器单独进行IP仿真

本篇文章旨在帮助用户更深入理解IP的仿真模型及如何仿真

面向工业应用的FPGA图像处理

本项目中,我们将使用AMD AC701评估板,在AMD Artix™ 7 FPGA上创建图像处理管道

AI 引擎系列 6 - 在 Vitis 分析器中分析 AI 引擎编译结果(2022.1 更新)

本文将在 Vitis™ 分析器中详解编译汇总文件,其中提供了有关编译的大量实用信息。

DPU Fingerprint详解

本文将会详细介绍关于DPU Fingerprint的相关内容,并提供此类校验失败问题的检查手段和解决方案。

怎样读取Xilinx FPGA芯片的设备标识符---DNA

简单介绍一下xilinx FPGA的DNA,及怎么读取出来

使用PCIE更新ZYNQ的QSPI Flash参考设计

本教程提供一个最小的参考设计,使上柆机可以通过PCIE端口

AMD Cost-Optimized Portfolio 成本优化系列-- 为您的应用选择最佳器件

在 AMD 成本优化产品系列中,有一些专门可供开发者选择的 FPGA 及异构 SoC

Versal 自适应 SoC SelectMAP 启动检查表

本文档提供了有关 SelectMAP 启动设置的技巧和指南

AI 引擎系列 5 - 以 AI 引擎模型为目标运行 AI 引擎编译器(2022.1 更新)

本文将以AI引擎模型为目标来运行AI引擎编译器并观察生成的部分文件。

AMD FPGA实现Nand Flash接口读写方案

Nand Flash因其具有容量大、成本低、寿命长的特点,被广泛的用作数据存储的解决方案

Zynq Ultrascale+如何在OCM中插入测试ECC error

在一些系统安全性要求较高的设计里,通常会加入系统自检功能

如何测试SEM IP的不可纠错误

SEM IP将错误大致分为两类,可纠和不可纠

通过CPM 和LPD 访问 OCM 的方法

本文将介绍如何通过CPM、NOC和LPD访问OCM

AI 引擎系列 4 - 首次运行 AI 引擎编译器和 x86simulator(2022.1 更新)

在本篇中,我们将为 X86 目标运行 AI 引擎编译器,观察它生成的不同输出。

Xilinx Runtime 版本 2023.2 2.16 经过测试的操作系统

Runtime库旨在促进应用代码与加速器之间的通信