技术

应用​程序​不断​增多，​适用​的​无线​设备​也​随​之​增加，​造成​需求​和​设计​越​发​复杂。​由于​人们​需要​的​数据​越来越​多，​硬件​设计​便​向​着​更宽​的​带​宽、​更高​的​频率​和​更多​的​通道​发展，​而​软件​则​需要​提供​更大​的​灵活​性，​并​缩短​产品​上市​时间

本篇是利用 Python 和 PyTorch 处理面向对象的数据集系列博客的第 2 篇。我们在第 1 部分中已定义 MyDataset 类，现在，让我们来例化 MyDataset 对象，此可迭代对象是与原始数据交互的接口，在整个训练过程中都有巨大作用。

目前基于MPSOC的一些参考设计中并没有实现开机画面的功能 ，那在一些带显示屏的产品在设计的时候就需要这一功能，基于原来传统的方式也可以在FPGA中来实现，今天分享一个在PS侧来实现开机画面，以节省PL侧的宝贵资源。

目前，汽车市场对软件定义功能和应用的需求越来越旺盛，行业正迫切需要一种先进的网关，能够提供通用性并为客户提供数据加速和数据分析功能。此外，由于 OEM 车辆和软件定义车辆在需求上存在较大差异，因此需要一种功能更强大且良好平衡的通用型解决方案。

在 Vivado 2021.1 中，Control, Interfaces and Processing System (CIPS) IP 架构已重新设计。此次升级支持将来自其它 Versal 系列的器件集成到 CIPS IP 内。

随着人工智能（AI）应用的高速发展，视觉AI成了各家技术公司逐鹿的主战场。基于机器学习，网络边缘的视觉AI设备可以根据AI推理，完成物体探测、人脸识别、图像分析等多种智能视觉任务，为用户带来全新的体验。

在本文中，我们将提供一种高效方法，用于完成数据的交互、组织以及最终变换（预处理）。随后，我们将讲解如何在训练过程中正确地把数据输入给模型。PyTorch 框架将帮助我们实现此目标，我们还将从头开始编写几个类。PyTorch 可提供更完整的原生类，但创建我们自己的类可帮助我们加速学习。

自上世纪80 年代中期首批 PC 机面市后不久，网络接口卡 (NIC) 就已经进入了市场。然而，在过去的几年里，我们看到了 SmartNIC 的兴起。什么是 SmartNIC？按照最基本的定义，SmartNIC 就是可编程NIC。

从前，嵌入式系统的开发从硬件开始。现在，可以再加入FPGA！面对应用需求越来越复杂的物联网细分市场，以及快速迭代和成本效益的挑战，选择一种现成套件用于无线传感节点原型设计和调试，是一种兼具开发效率和成本效益的解决方案，而全面的软件环境和优化的硬件平台可加快你的开发进度。在这个一连三集的开发板小系列，我们一起来了解更多

(UG332) 即为《Spartan-3 系列配置用户指南》。在此用户指南中，并未涵盖有关从 SPI 闪存启动时，如何使用内部配置访问端口 (ICAP) 来支持在 Spartan-3AN FPGA 内运行多重启动应用的用例。我们将在本篇博文中讲解此用例。

当在硬件配置中包含“大型发送卸载 (Large Send Offload)”并在缓冲区描述符中启用 LSO 功能时，GEM IP 可能通过中断状态寄存器的位 6（同样反映在发射状态寄存器的位 4 中）错误触发“amba error”中断事件。除了误报此错误外，并未观测到任何功能性问题，且仍可继续使用 LSO 卸载功能。

如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务，那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。

在 aarch32 模式下，如果执行的代码包含下面的加密指令序列，并且在执行第一条加密指令后立即断言并中断，ELR 会被记录为返回地址，产生的错误可能会导致数据损坏

MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大，需要把AXI BRAM的空间做到最大。AXI BRAM底层是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM个数，决定了AXI BRAM的大小。

Alveo系列开发板上的平台其实是一个DFX设计的静态部分，在Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel, 最终这些Kernel的逻辑会在分布在DFX设计的动态区域。本篇将介绍如何为Kernel的逻辑做floorplan(画Pblock)，人为控制Kernel逻辑的布局。

现在大规模FPGA的bitstream比较大导致板卡从上电到FPGA配置完成的时间远远超过100MS的要求，从而电脑端无法正常识别到PCIE设备。为此Xilinx的PCIE Tandem功能是专为满足PCIe设备在100ms之内枚举起来要求而设计的。

在开发一个加速程序的之前，有一个很重要的步骤：正确设计程序架构。开发人员需要明确软件应用程序中哪一部分是需要硬件加速的，并且它多少的并行量，以保证硬件加速器件（FPGA）能完美发挥其作用。本文将分为5个步骤来介绍

​调频​连续​波​(FMCW)​光​雷达​的​原型​验证​和​测试​面临​着​许多​挑战。​接​下来​让​我们​一起​探讨，​对​这些​挑战​进行​分解，​使​其​变得​可​管理​且​可​付诸行动，​并​学习​有关​如何​逐步​克服​组​件​级​到​系统​级​测试​挑战​的​实用​指南。

Linux是现在最流行的操作系统，含有大量的源代码。Xilinx 2020.1使用的Linux 5.4，含有大约67430个文件。大部分文件没有被使用到。分析Linux源代码的代码实现时，经常查找函数或者数据结构定义。如果分析所有文件，既消耗软件查找时间；也会找到多个定义，增加理解代码的难度

这一次，熊猫君分享一个内窥镜的技术实现方案。内窥镜的方案很多：主处理器有用专用ASIC的，比如日、台、韩的相机ASIC；有用专用CPU的，比如海思、瑞星微和君正等。熊猫君的这个是基于Xilinx ZYNQ的低成本方案。