纳秒级时序守护电网安全！安路 DR1 FPSoC 软硬协同实现 ±130ns PTP 时钟同步基于DR1 FPSoC®器件构建的高精度时钟同步方案实现对IEEE 1588v2（IEEE 1588-2008）精密时间协议的高精度支持。 
GTY – TX Gearbox的工作机制详解以 64B/66B、4-byte 逻辑接口（每拍输入 2-bit Header + 32-bit TXDATA）为例，TX Gearbox 的输出过程如下 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（8）在之前的章节已经详细介绍了DDR4的AXI协议，并实现了对DDR4简单的读写操作。这一章节来建立单通道的256位数据的读写，并放出工程框架，说明整体设计思路 
雷达架构正在重构：RFSoC如何开启下一代数字敏捷雷达时代？Andromeda XRU50 RFSoC模块将高速ADC、DAC、FPGA处理能力以及射频采样能力集成到一个紧凑型SoM平台中，让雷达设计者能够以更简单的硬件架构，实现更高性能、更灵活的数字化雷达系统。 
Agilex 5 SoC 的两种启动模式的开发演示（一）（FPGA Configuration First）本文将首先介绍这两种启动模式的工作方式，然后在 DE25‑Nano 开发板上完整演示其开发与验证流程。 
ALINX 精彩亮相 CCME 2026 第十届内镜大会，FPGA+GPU 异构方案引领医疗影像新未来ALINX Z19-M 融合 AMD Zynq UltraScale+ 与 NVIDIA Jetson Orin，支持 8K 视频实时采集，端到端延迟控制在 50ms 以内，左右眼视频数据同步精度达到 1 行 
Vitis AI 6.2 入门：在 VEK385 上跑通第一个模型本文是 Vitis AI 6.2 系列的第一篇。目标是在不编写代码、不进行模型量化与编译的前提下，使用发布包中提供的预编译模型，在 VEK385 开发板上完成端到端推理（图像分类与目标检测） 
AAI 2026：全新 AMD 开放机器人合作伙伴网络助力物理 AI 开发不断扩大的开放生态系统，汇聚软件开发商、AI 模型提供商、机器人技术企业、硬件合作伙伴与行业组织，加速基于 AMD 平台的机器人迈向量产。 
AAI 2026：AMD 面向物理 AI 推出开放式交钥匙集成平台AMD Kria AI 解决方案将机器人能力从“身体”扩展至“大脑”，并结合 Kria AI 系统模块、机器人开发者平台及开放软件生态系统，加速物理 AI 发展。 
FPGA开发利器IC Coder 2.0 全新上线，启动内测！本次版本面向 FPGA 真实研发场景，对自研 FPGA 专用模型、Agent 执行平台、企业本地知识库、板卡适配与芯片适配能力进行了系统升级。 
面向超大规模SoC的硬件辅助验证：技术演进与左移策略实践硬件辅助验证 (HAV) 已不仅仅是验证流程中的加速器，更是现代超大规模SoC设计不可或缺的系统。它通过融合硬件仿真的“高精度调试”与FPGA原型的“高性能运行” 