经过粗频率校正（CFC）后，仍存在基于所配置分辨率fr的频率偏移。细频率校正（FFC），又称载波相位校正，应当产生稳定星座，以供最终解调使用。

AMD VEK385 评估套件为评估第二代 AMD Versal AI Edge 系列 XC2VE3858 器件提供了一条快速、功能丰富且可扩展的途径。

谈及行业预测，有时需要大胆预判，而有时答案却显而易见。2026 年，人工智能、生成式人工智能以及智能体人工智能无疑将继续成为推动科技行业发展的关键热词。

Achronix 正式推出基于 FPGA 架构的 VectorPath 815 AI 推理设备，专为低延迟场景优化 Llama 3.1 8B 模型推理。

本文将着重介绍 GT PLL 相关参数的计算方法并且通过GT Wizard创建工程验证计算结果。

如果说前面的物理测试是在证明“它能正常工作”， 那么鲁棒性测试要证明的是： ——当一切不正常时，它依然是安全的。在 DO‑254 DAL‑A 项目中， 鲁棒性测试不是“加分项”，而是硬门槛。

基于Enclustra FPGA核心板的系统能够实时处理多路超声波、X射线或热成像数据，检测速度提升可达传统方法的数倍

本文将深度剖析 Xilinx 7 系列（IDELAYE2）与 UltraScale 系列（IDELAYE3）的底层原理，带你彻底攻克输入延迟校准难题。

春节不仅是辞旧迎新的节点，也是信息汇聚、思想碰撞的时刻。在这个假期里，关于AI与FPGA的讨论不绝于耳，有些想法，想借此机会与一直关注我们的朋友们分享。

接收节点和发送节点通常是两个不同且空间分离的单元。因此，由于杂质、电噪声以及温度差异等自然因素，它们的本振集合之间会存在相对频率偏移

Altera 通过让主流射频平台与其 FPGA 及 Open RAN 参考方案顺畅对接，助力通信服务提供商更快推进 5G-A 部署、提前验证 6G 架构原型，并拓展到卫星、机载连接等新兴非地面网络应用。

第二代 Kintex UltraScale+ FPGA 采用先进连接技术，具有兼容更高带宽的全新存储器接口，同时内置增强的安全功能，可助力打造性能出色且稳定的强大平台

本文介绍在VHK158开发板上，如何使用Versal Soft Memory Controller，替代默认的NoC方案。

在这个示例项目中，使用 AMD Kria™ KV260 Vision AI Starter Kit 结合 TurtleBot3 Waffle 移动机器人平台 来构建一个真实可运行的 ROS 2 系统。

我们将与您深入探讨各类实现方案（滤波架构、数值格式等）及其权衡取舍，确保所有决策均有充分依据，避免项目后期出现遗憾。

在硅谷，几乎每周都有新的AI芯片故事上演。但今天这家刚结束隐身期的公司，讲的故事有点“反直觉”。

针对发射机与接收机之间的符号时序不匹配，存在多种校正方法。然而，在本章节中我们将探讨三种数字。

在现代异构计算架构中，FPGA的可编程逻辑阵列以其高度灵活性著称。但仅靠查找表（LUT）和触发器构成的标准逻辑单元处理复杂算法时

本文结合九大核心理由、成本与良率数据、SRAM 缩放瓶颈及 AI 算力需求爆发背景，解析 Chiplet 如何成为破解先进工艺瓶颈、降低芯片成本、加速 AI 发展的关键力量

7系列FPGA中的时钟缓冲器分为全局时钟缓冲器（Global Clock Buffer）和区域时钟缓冲器（Regional Clock Buffer）。