近日，在第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会上，赛灵思人工智能市场总监刘竞秀在现场为大家带来了“FPGA — 人工智能计算的加速引擎”的主题演讲，作为拥有中国/美国/欧盟/日本/韩国共45项专利申请的业界大咖，他精彩解读了当前人工智能落地的主要障碍，并给出了赛灵思的破解“方法论”

观看本视频，了解赛灵思 Model Composer 2018.3 版本中的重要更新。Model Composer 是一个利用 Vivado 高层次综合技术的 MathWorks Simulink 附加工具。视频将介绍包括控制设计吞吐量、在仿真过程中调试导入的 C/C++ 函数、以及如何使用自带的入门示例等内容。

Xilinx Zynq SoC提供了一个新的系统设计能力。本课程给经验丰富的系统架构师提供了如何在一颗芯片中架构一个Zynq SoC系统。主要介绍ARM® Cortex™-A9 processor-based处理系统和集成的可编程逻辑资源，可供系统设计师成功而有效的利用

Vivado® Design Suite 提供两种方法可加速产品上市进程，提高工作效率。可构建 Vivado 布局布线。在任何设计阶段处理任何类型的 ECO 问题，并可加快运行时间，确保时序收敛进程。

自适应和智能计算领域领导企业赛灵思公司（Xilinx）， 将作为科技部特邀参展企业 ，携三大人工智能解决方案布展第七届中国（上海）国际技术进出口交易会。届时，赛灵思人工智能专家将提供现场演示。欢迎所有希望借助赛灵思灵活应变的平台解决方案加速实现创新应用的小伙伴们现场交流

NetQuest 是一家为实现网络监控提供网络监控和接入产品的知名供应商，在其优化的数太比特 OMX3200 系统中使用 Xilinx FPGA 进行 100G 网络包处理。OMX3200 可配置多达 4 个模块，每个模块都有自己的海量 FPGA

<font color="#FF8000">作者：张浩 ，来源：FPGA技术联盟</font>

10. case，casez，casex语句

Verilog定义了case，casez和casex语句，用于做多种情况下的选择语句。

reg [1:0] sel;

reg [2:0] result;

always @(*)

case(sel)

2’b00: result = 3’d0;

2’b01: result = 3’d1;

2’b10: result = 3’d2;

在一年一度的中国电子ICT媒体论坛暨2019产业和技术展望研讨会上，机器人网与赛灵思（XILINX）进行了交流，了解到关于无人机方面可以采用FPGA快速实现无人机的视觉控制，早在2017年就与国内一厂商合作研发了无人机的手势控

首先告诉大家，我们所说的“路径”的是后者——trajectory。我们看一下这两种“路径”在机械臂的世界里有什么区别。

上文提到，进行最小/最大延迟约束时，set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理（具体见第33篇），便会导致出现路径分割（Path Segmentation）。

为了满足老师们学习新技术的需求，依元素科技将于2019年4月20-21日在天津开展每月一次的FPGA师资周末集训营，本集训营完全免费，没有费用的压力，让您可以每期都参加直到您熟悉为止。

今年年初，三星在韩国完成了世界首例 5G 新无线电（NR）的商用部署，并预计在2019年起陆续在全球其他国家展开部署。在MWC 2019 （2019 年世界移动通信大会）上面，赛灵思执行副总裁 Liam Madden 接受了现场采访，并向广大观众分享了关于与三星合作建立 5G 生态系统的观点

在接触Verilog 语法参考手册的时候，我们发现其提供了一组非常丰富的功能来描述硬件。所以大家往往会疑惑那些Verilog语句是可综合的，那些是只能用于写Testbench的，其实，参考手册中只有一小部分语句是可综合的，但是这一小部分可综合的语法确是我们应用最为频繁的

Python简单易学，但又博大精深。许多人号称精通Python，却不会写Pythonic的代码，对很多常用包的使用也并不熟悉。学海无涯，我们先来了解一些Python中最基本的内容。

2019 年 4 月 11 日，北京嘉里中心。2019 ABC INSPIRE 百度云智峰会隆重开幕。大会分享了百度 AI、大数据、云计算在视频采集、转码、存储、分发等方面的领先技术，并宣布，“百度云”品牌全面升级为“百度智能云”，以 ABC 三位一体战略，用更领先的 AI 能力推动中国产业智能化升级

2019年4月10日，在规模宏大的第七届中国电子信息博览会（CITE2019）《中国电子商情》杂志“2018年度编辑选择奖”颁奖典礼上，赛灵思公司ADAS 解决方案和 RFSoC FPGA 双双获奖，分别荣膺“2018年度中国最具竞争力汽车电子解决方案” 和 “2018年度中国最具竞争力FPGA产品”。

2019年4月8日，绿色计算产业联盟（GCC）和CCIX 联盟（CCIX）宣布双方签订了合作备忘录，支持CCIX 作为统一的互联技术工业标准，及GCC 服务器标准参考指南的核心要求。通过此次合作，GCC 和CCIX 将共同推动CCIX 技术在服务器生态系统中的认知和采用

Vivado不支持即时分析有矛盾的时序异常，需要运行report_exceptions进行完整的分析，报告所有时序异常。多周期路径的情况有很多，比较复杂，单独放在第35篇中讲述。本文介绍其余三种时序异常的相关知识。

【干货分享】Get到这些小技巧，FPGA设计将提高一个台阶

Zynq® UltraScale+™ RFSoC 集成 RF 采样数据转换器和 SD-FEC 硬 IP 模块，可提供一个能够满足 5G NR 解决方案重要尺寸及功耗需求的、灵活应变的单片无线电解决方案。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6015794400001' allowfullscreen frameborder=0 width="600" height="400"></iframe>