五分钟让你认识JESD204B
JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC采样速率的不断提高，数据的吞吐量也越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS已经很难满足设计要求，这个时候，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口
深入浅出玩转Xilinx Vivado工具实战设计技巧
为了能让工程师尽快掌握最新的开发工具Vivado，加速产品更新及上市进程，依元素科技推出为期2天的Vivado高级培训班。培训中不仅有丰富的理论知识，还带有配套的动手实验和案例分析，通过理论与实践相结合，使学员能有效快速地掌握基于Vivado开发工具的设计流程及其设计技巧
【视频】HLS 端口级 I/O 协议：AXI4 接口
介绍 Vivado® HLS 工具从 C 语言设计中抽象出来的端口级 AXI 接口协议。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6022651927001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
安富利推出Ultra96-V2开发板
安富利在成功推出其Ultra96开发板仅一年后，再次发布新的Ultra96-V2，为工业级人工智能（AI）和物联网（IoT）应用提供动力。安富利的Ultra96-V2配备了更新的无线电模块，使工程师能够将业务扩展到新市场，是智能家居、汽车、工业控制和许多其他应用的理想平台。
Vivado下固化 FLASH的技巧
今天发布一个Vivado 下固化 FLASH的压缩和提高加载速度的技巧和方法。这个方法对于需要快速加载程序的场合特别有用比如PCIE 需要满足200MS的加载时间才能实现上电后系统能够识别到开发板。
7 eries FPGAs SPI MultiBoot应用笔记（含资料）
7 Series FPGAs MultiBoot功能指让FPGA从2个或者多个BIT文件中加载一个BIT文件运行程序，所以它的2个主要应用如下：
1. 更新新的BIT时，当更新失败或BIT出错会返回使用之前好的BIT运行程序；
2. 在多个已知好的BIT之间，通过外部触发来切换加载的BIT实现不同功能。
【视频】灵活的 5G xHAUL 传输
该演示将展示 4G 和 5G 如何在融合接入网络上与 CPRI 和 eCPRI/RoE（以太网无线电）传输共存，并将突出展示利用支持 IEEE 802.1CM 的时间敏感性网络为优化网络设计实现的受控时延。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6016239769001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
Xilinx 7系列690T FPGA GTX的QPLL和CPLL使用问题
最近使用Xilinx 7系列690T芯片的多个GTX接口传输千兆以太网数据帧时，在某些的测试情况下个别GTX接口会出现少量丢帧的问题，最后通过实验发现是时钟的分配使用问题，具体而言是GTX接口的QPLL和CPLL的使用问题。
基于FPGA配置AD9361在无人机数据链上的应用
针对当前无人机数据链日趋小型化，采用射频收发一体化设计，基于FPGA 对零中频射频收发器AD9361 进行配置，实现机载视频和遥控遥测的无线传输。测试结果表明，该设计可以实现无人机与地面站之间数据的可靠传输，同时满足小型无人机对数据链体积、重量、功耗和低成本的要求
学会Zynq（3）Zynq的软件开发基础知识
上一篇简单解释了Zynq配置的相关概念，本文将对Zynq-7000的软件开发进行简单介绍。如果设计者已经对ARM的开发方法很熟悉，上手Zynq的软件开发也会更快，相关概念理解起来也更快。
【视频】HLS：优化阵列以提升性能
了解由阵列引起的性能限制，并学习一些优化技术来处理阵列以提升性能
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6022654035001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
MPSoC Secure Boot 安全启动加量不加价
在我之前接触的客户中，也只有少量公司在使用 Xilinx FPGA 和 SoC 芯片所提供的安全功能。其他的情况，可能是有物理环境能保证产品不被别人接触到；但更多可能是工程师觉得安全功能不是必须的，或者使用安全功能太复杂。攥写本文，我希望能让大家看到：
FPGA——上电自复位方式（非常简单）
上电自复位对FPGA的稳定性及其重要，因为对于某些设计，上电之后需要进行一些状态寄存器的初始化，或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法，大家一起学习一下
【视频采访】工业4.0时代如何体现智慧与自适应？
工业对安全、可靠性、低延时要求比较高。赛灵思预见到了工业4.0的发展趋势，在2018年研发了面向下一代的工业互联的解决方案，就是满足TSN（时间敏感网络）的特点。同时，我们基于这些应用协议加附属通信标准，OPC UA TSN将成为统一的工业物联网通信标准
【赛灵思技术日演讲PPT下载】：Xilinx Alveo 数据中心智能网卡自适应加速解决方案
Xilinx 数据中心架构师孙智溢在赛灵思技术日上分享《Xilinx Alveo 数据中心智能网卡自适应加速解决方案》
智能制造，需要什么样的工业之“眼”？
工业4.0让我们曾经熟悉的工厂、车间成了新技术的试验场，但凡是能够推动制造数据化和智能化、提升生产效率的技术和方案，都希望有机会在工业领域一展身手。机器视觉当然也是其中之一。应用在工业领域的机器视觉，也被简称为“工业视觉”