Python高手都知道的内置函数，你不知道就low了
python内置了一些非常巧妙而且强大的内置函数，对初学者来说，一般不怎么用到，我也是用了一段时间python之后才发现，哇还有这么好的函数，这个函数都是经典的而且经过严格测试的,可以一下子省了你原来很多事情，代码不仅简洁易读了很多，而且不用自己去闭门造车.既方便了自己又减少了bug
Vivado使用技巧（30）：使用时序约束向导
利用该向导可以快速地完成时序约束。时序约束向导会分析网表、时钟网络的连接和已存在的时序约束，给出一些缺少的时序约束的建议。时序约束向导的前11页按照3个目录给出不同种类的时序约束，下表给出一个大致介绍
【视频】戴姆勒与 Xilinx 开展 AI 合作
来自 Xilinx 的 Ralph Wittig 和戴姆勒 UI 功能高级经理 Volker Entenmann 讨论了他们两年来的全球合作，以及 Xilinx 技术如何助力梅赛德斯-奔驰 CLA 实现全新 MBUX 内部辅助系统的高级 AI 处理功能
高速运动平台弹速补偿的FPGA实现方法
近年来，现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)技术飞速发展，集成度越来越高，功耗、成本不断降低，特别是在并行处理、流水线设计、可重构等方面具有独一无二的优势，使其逐渐在雷达信号处理领域中占据重要地位。本文使用FPGA对距离徙动校正算法进行了硬件实现，具有实时性高，处理速度快，精度高等特点
【研讨会】：如何将 Arm® Cortex®-M 处理器与基于 Xilinx FPGA 和 SoC 结合使用
在本次研讨会中，我们将向您展示如何在赛灵思 FPGA 中免费使用 Arm Corex-M1 和 Cortex-M3 软核 IP。同时我们还将一步一步指导您开发一款成功的基于 FPGA 的器件所需的各个步骤，包括集成和软件开发等。而本研讨会最吸引人之处在于：无需 RTL 硬件经验，因为任何人都可以使用赛灵思的免费设计工具。
ZYNQ SOC 入门基础（二）MIO 实验
ZYNQ7000 系列芯片有54个MIO（multiuse I/O），它们分配在ＧPIO的Bank0和NBank1 隶属于PS的部分，这些IO与PS直接相连。不需要添加引脚约束，MIO信号对PL部分是透明的，不可见。所以对MIO的操作可以看是对纯PS的操作
【Xilinx 技术日上海站】现场演示，先睹为快
除了演讲， 赛灵思技术日有哪些现场演示？此次技术日活动共有十多个演示，除了赛灵思自己的演示，还有赛灵思客户和合作伙伴的演示， 包括百度，旷视， 瑞为， 大恒，自行科技，华芯通＋ARM 服务器， 目标应用惠及从云到端的各类创新应用。下面就请小编先来秀一秀精彩的现场演示，一享网友们纷至沓来的好奇心吧！
P4语言典型应用盘点与解析
SDN是网络的未来，P4是SDN的未来，基于openflow的传统SDN专注于可编程的控制平面，数据平面仍然是由固定功能的ASIC组成，也就是说openflow的实现仍然需要配套的芯片支持，openflow是与目标硬件相关的。而P4专注于可编程的数据平面，可以自定义芯片对于数据包的处理方式，添加自己的新功能
【Xilinx 技术日上海站】边缘计算应用专场
如果说云计算以速度取胜，那么边缘计算则在速度的基础上更讲究灵活应变，从而百花齐放。边缘计算应用专场将会为您带来应用于各种领域中的赛灵思人工智能方案，与您共同探讨万物智能的实现方式
【DesignCon 2019视频】：在 Luxshare OSFP DAC 铜缆上运行的 Xilinx 112G PAM4
在 DesignCon 2019 上，Xilinx 和 Luxshare 展示了 112G PAM4，运行于超过 1 米的直接连接铜 OSFP 铜缆。 观看视频，了解这些公司如何合作实现高速连接的未来
【Xilinx 技术日上海站】快速跨入云计算加速的跑道
所谓“天下武功，唯快不破”，云计算时代，得速度者得天下。云计算加速分会场将通过 Alveo 数据中心加速卡的现场演示与讲解，以及针对不同应用和领域的方案详解，带您快速跨入云计算加速的跑道。
【师资培训●南京站】2019 Xilinx FPGA师资周末集训营与您相约南京 PYNQ专场
为了满足老师们学习新技术的需求，依元素科技将于2019年3月23日在南京开展每月一次的FPGA师资周末集训营，本集训营完全免费，没有费用的压力，让您可以每期都参加直到您熟悉为止。
加速中国和日本市场5G部署，赛灵思公布全新Zynq Ultrascale+射频芯片平台
随着通信行业逐渐向5G标准靠拢，移动设备制造商十分钟情于技术试验和概念验证测试。现在，这些技术的商业可行性正在进行严格评估，然而原型设计所使用的很多技术都无法很好地转化为商业部署。为加速解决5G部署问题，不久前，Xilinx公布了其下一代Zynq Ultrascale+ RFSoC单芯片自适应无线电平台
【DesignCon 2019视频】：采用 TE 下一代连接的 Xilinx 32G NRZ GTY 和 58G PAM4 GTM
在 DesignCon 2019 上，Xilinx 和 TE 展示了一对演示。首先，UltraScale + FPGA 中的 32G Xilinx GTY NRZ SERDES 通过 TE Sliver 连接器运行。 接下来，Virtex UltraScale + GTM PAM4 收发器通过 TE SFP-DD 连接器和直接连接铜缆发送数据
如何使用GDB在MPSoC单板上调试应用层软件
编译PetaLinux时，使能GDB。单板上就会有GDB。zcu106的VCU TRD 2018.2 已经包含GDB。带调试信息编译软件，比如添加-g, 或者-g3开关。对于zcu106的ctrl-sw,在encoder_defs.mk里修改CFLAGS， 添加-g3，得到CFLAGS+=-Wall -Wextra -g3
【Xilinx 技术日上海站】FPGA –云计算时代的头等公民
赛灵思技术日活动（Xilinx Technology Day）上海站即将拉开帷幕，六大重磅主题演讲人及嘉宾，将为与会者带来FPGA 行业趋势及赛灵思最新产品及技术动态最专业、最精准的分享。
Xilinx 大中华区销售副总裁唐晓蕾：自适应平台 – 全方位创新的基石
2019年3月21日，赛灵思大中华区销售副总裁唐晓蕾将应邀出席2019 AI 芯片技术论坛，并发布题为“Xilinx 自适应平台 – 全方位创新的基石”的主题演讲。同时，她还将出席该会议当天的高端对话环节，就人工智能领域普遍关注的人工智能创新及赛灵思灵活应变的平台解决方案分享观点和见解