首页 | 电子创新网

AMD（XILINX）FPGA 常用输入时钟原语有哪些？Xilinx FPGA的输入时钟原语（Primitives）是连接外部时钟源与内部时钟网络的最底层硬件模块，它们定义了信号的电气特性

用 iWave 的 Agilex™ 5 系统级模块打造抗量子嵌入式系统随着量子计算的进步，它对传统加密方法构成了前所未有的挑战。曾经视为安全的算法，如 RSA 和 ECC，可能很快会变得脆弱，在量子攻击下几秒钟就会被破解。

YunSDR小课堂-正交频分复用(第92讲)接收机的最后一部分是均衡器，负责减弱信道影响并消除接收信号中残留的相位或频率偏移。此技术在OFDM解调之后执行。

FPGA触发器使用经验详解（三）：复位树优化全局复位信号往往需要驱动成千上万个触发器，扇出过大导致信号延迟增加、时序违例。

FPGA触发器使用经验详解（二）多位宽信号跨时钟域时，简单的同步器无法保证所有位同时稳定，可能产生亚稳态或数据错乱。FIFO通过握手或格雷码指针确保数据完整传输。

从Vivado到国产工具链，差距到底在哪？——一个FPGA工程师的真实体感如果你长期在用 Vivado，再切到国产FPGA工具链，大概率会经历一个阶段：不是不会用，而是“哪儿都不顺”。这不是情绪问题，而是工程效率被系统性放大的差异。

边缘重构智慧城市：FPGA SoM 如何破解视频系统 “重而慢”智慧城市这几年有一个挺明显的悖论：摄像头越装越多，平台越做越“智能”，但真正能在现场把问题解决掉的系统，并没有按比例变多。

对标VU9P，国产FPGA这次不再只是“陪跑”一次点亮背后，是九年技术积累的集中爆发。对标VU9P，中科亿海微EQ9PL190T释放出一个明确信号：国产FPGA正在从“陪跑”走向“入局”。

电子书 | AMD 推动汽车行业创新在本电子书中，您将获悉当前推动这一变革的趋势，连同这些趋势在技术和制造方面所带来的挑战

YunSDR小课堂-正交频分复用(第90讲)迄今为止，我们已经研究了几种单载波调制方案，其中输入的二进制位通过载波信号以中心频率fc进行调制。