该视频将概括介绍 F1 和 SDAccel，并将帮助您了解 AWS F1 硬件及软件协议栈。观看本视频，您将从高层面了解从 RTL 加速器创建亚马逊 FPGA 镜像 (AFI) 的流程以及如何在 F1 上开发一款主机应用 AFI。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5583220464001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。
具体做法是创建一个基于AXI总线的加法器模块，在Vivado里将AXI总线添加到debug信号里，实际上是用逻辑分析仪探测信号，在SDK端通过debug方式依次写入两个加数，由PL计算出和，我们读出这个和打印到串口，这样AXI总线的读和写就都能观察到了。
板子使用的是zc702。
在观察信号之前我们有必要简单了解AXI是个什么：
本篇主要介绍常用的差分逻辑电平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。
1、LVDS电平
LVDS器件是近年来National Semiconductor公司发展的一种高速传输芯片，它的传输机制是把TTL逻辑电平转换成低电压差分信号，以便于高速传输。与传统的ECL逻辑相比，它采用CMOS工艺，它的电压摆幅更低，只有400mV，ECL为800mV，动态功耗更小，（输出电流3~5mA）只有ECL电路的1/7(相同的数据传输量)，低EMI，价格更低，因而具有很大的优势，从97-98年首先在欧洲开始得到应用。
ANSI/TIA/EIA-644是由TR30.2制定的，这个标准定义了收发器的输入输出阻抗，但是这仅仅是一个电气特性标准。其并不包括功能性和协议规格，完全是应用独立的。
<font color="#FF8000">促销价：1 万美元 (原价 27,366 美元) ，仅限 11 月 1 日 - 12 月 31 日！</font>
通过此自学教程，简要了解 AWS F1 和 SDAccel，使用 Amazon EC2 F1 实例逐步指导，以加速应用。在此虚拟开发者实验室中，您将连接到 F1 实例、体验 F1 加速，并使用 SDAccel 开发和优化 F1 应用。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5833607703001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
<font color="#FF8000">作者：XCZ，来源：硬件助手微信公众号</font>
本篇主要针对CMOS电平，详细介绍一下CMOS的闩锁效应。
<strong>1、Latch up</strong>
闩锁效应是指CMOS电路中固有的寄生可控硅结构（双极晶体管）被触发导通，在电源和地之间存在一个低阻抗大电流通路，导致电路无法正常工作，甚至烧毁电路。
<li>Latch up是指CMOS晶片中，在电源VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路，它的存在会使VDD和GND之间产生大电流；</li>
<font color="#FF8000">作者：张国斌</font>
今天，期盼已久的ARM服务器CPU终于正式量产了！---贵州华芯通半导体技术有限公司 (以下简称 “华芯通”) 在北京国家会议中心举办新品发布会，宣布其第一代可商用的ARM架构国产通用服务器芯片—昇龙4800 (StarDragon 4800) 正式开始量产。
使用 Vivado 设计套件中的各种设计分析特性。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5841646879001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
