在日前上海举行的首届中国国际进口博览会（进博会）上，电子发烧友在赛灵思展台上看到了全球首款无人机5G通信基站，这款创新产品采用了赛灵思的FPGA芯片。
无人机高空基站为全球首款基于5G基站的系留式无人机基站。赛灵思数据中心业务拓展总监朱勇在展会向电子发烧友记者介绍，这款无人机5G基站，采用了赛灵思16纳米的SoC，支持灵活的拆分方式，可以实现100M信号带宽。
与传统的四轴翼无人机不同，这是一款系留式无人机，由地面接线对无人机提供电源，所以理论上可以支持无限长的悬停时间。它可以满足在野外突发灾害时的紧急救援、突发事件的紧急处理、超大型赛事活动、无通信信号的野外考察考古直播活动等场景的通信需求。
对于Vivado Hls来说，输入包括Tesbench，C/C++源代码和Directives，相应的输出为IP Catalog，DSP和SysGen，特别的，一个工程只能有一个顶层函数用于综和，这个顶层函数下面的子函数也是可以被综合的，会生成相应的VHDL和Verilog代码，所以，C综合后的RTL代码结构通常是跟原始C描述的结构是一致的，除非是子函数功能很简单，所需要的逻辑量很小。 通常在main函数以下的函数都可以被综合，也就是说，并不是所有的C/C++都可以被综合，动态内存分配和涉及到操作系统层面的操作不可以被综合。
<font color="#FF8000">时间： 2018年12月20日 | 10:00 - 11:30</font>
从工厂自动化的操作面板到医患监护系统，物联网正改变着所有类型的人机界面（HMI）,并因而将网络安全和功能安全，以及混合了云端和本地断的数据扩展至所有这些可视化的信息交互节点。
此外，边缘计算的兴起正在推动 HMI 的演进， 使其朝着能够对分布式数据进行智能、交互性分析的方向发展，而不只是作为显示器和 I/O 的工具。
了解可用于 Zynq-7000 可编程 SoC 的不同开发工具。从愿景到部署，Xilinx 开发工具着重端到端开发，包括：系统设计、软件和固件开发、硬件设计、协仿真和调试以及图像生成。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=2109823735001' allowfullscreen frameborder=0 width="600" height="338"></iframe>
<font color="#FF8000">作者：小鱼，Xilinx学术合作</font>
<strong>一.概述</strong>
在文章《Verilog HDL入门思路梳理》我们说过应该如何去学习Verilog HDL描述。然而第一步，我们需要知道Verilog有哪些语法，它是否可以综合，可以用这个语法来描述什么逻辑功能电路呢？
其实Xilinx已经贴心地准备好了答案，还给你准备了一堆参考实例。
<font color="#FF8000">作者：XCZ ，来源：硬件助手微信公众号</font>
本篇为逻辑电平系列文章中的第一篇，主要介绍逻辑电平相关的一些基本概念。后续将会介绍常见的单端逻辑电平（针对CMOS的闩锁效应进行详细介绍）、差分逻辑电平、单端逻辑电平的互连、差分逻辑电平的互连、一些特殊功能的互连、逻辑互连中的电流倒灌问题、以及逻辑电平的转换等。
<strong>1、常见逻辑电平</strong>
常见的逻辑电平如下：
由于Vivado下载程序步骤和ISE有较大差异，特此写此文章，希望对大家有所帮助。
1，下载文件生成
在.bit文件生成后，在TCL中输入
write_cfgmem -format mcs -interface spix4 -size 16 -loadbit "up 0x0 F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit" -file FPGA_TOP.mcs
spix4为模式设置。
-size 16为Flash大小，单位Byte。
即可得到FPGA_TOP.mcs和FPGA_TOP.prm两个文件，后边需要用到这两个文件。
Xilinx 机器学习（ML）套件为用户提供了开发和部署机器学习应用进行实时推断所需的工具。它支持许多常见的机器学习框架，如 Caffe、MxNet 和 Tensorflow，以及 Python 和 RESTful API 等。
xDNN v3 将于 2018 年 11 月在 ML Suite 中推出。
<strong>解决方案组件</strong>
<font color="#FF8000">作者：NingHeChuan</font>
<strong>Get Smart About Reset: Think Local, Not Global。</strong>
对于复位信号的处理，为了方便我们习惯上采用全局复位，博主在很长一段时间内都是将复位信号作为一个I/O口，通过拨码开关硬件复位。后来也看了一些书籍，采用异步复位同步释放，对自己设计的改进。
不过自从我研读了Xilinx的White Paper后，让我对复位有了更新的认识。
<font color="#FF8000">作者：四月，机器之能</font>
他们自诩为“搭积木的人”——“FPGA是乐高积木，用最少的积木搭建出整个高楼大厦——这就是我们的能力。”
在大多数芯片从业者看来，因为批量开发难度大和成本过高，FPGA一直作为“技术验证者”的配角存在。但雪湖团队试图打破这一观念，他们希望凭借多年的开发经验积累和自研开发工具将FPGA芯片推向人工智能舞台的中央。
“我们不是一家卖Know-how、卖算法的公司，甚至可以说我们不是一家AI芯片公司。我们把自己定义成一家异构计算公司”——这是张强为雪湖写下的注脚。
