技术
有些应用中，需要降低Xilinx MPSoC的功耗。缺省设置中，R5/GPU都被使能。如果需要省电，可以在Vivado里关闭R5/GPU。步骤如下：
1. 选中 MPSoC IP，在右键菜单中选择Block Properties.
2. 在窗口Block Properties中，选择Properties.
IIoT-SPYN是一个基于IIoT-EDDP开源平台和PYNQ软件框架的项目，它展示了如何在PYNQ开源框架下对电机进行控制、监视、捕获数据、可视化和分析。PL侧包含了对电机控制、状态采集的模块。在PYNQ中加载比特流后，就可以访问到这些已实现好的模块，对电机进行控制和状态检测。
振幅键控信号的解调主要有包络检波和同步检测两种方法，后者又被称为相干解调。相干解调需要提供与输入同频同相的载波信号，通常需要采用锁相环技术实现载波信号的提取，较为复杂，这里采用非相干解调的方法实现ASK解调，只需要将输入信号经过整流滤波即可得到基带信号。
XAPP1247 是对应使用屏障镜像时的多重启动 (Multiboot) 和回退 (Fallback) 的示例应用。本篇博文提供了一种屏障定时器流程测试方法以及使用此方法时可能出现问题。
运行 Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display，可以测试HDMI输入输出，和VCU的低延时编码。Xilinx wiki的文章MPSoC VCU TRD 2019.2 - Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display以H.264和4K分辨率为例。
下面记录H.265和1080p分辨率的运行命令。
得益于人工智能的发展，它在机器人、物联网和智能个人助理（如Siri和Alexa）等方面创造了惊人的发展。那什么是人工智能呢？人工智能最简单的定义是：收集有关世界的数据，并利用这些数据进行短期和长期的预测。
Linux下，可以在设备树里保留一段内存，留给用户自己管理和使用，Linux保证不会使用保留内存。在使用中，有人发现，保留内存不能使用非对齐的方式访问。经研究，如果在保留内存时，声明了“no-map”属性，Linux会把这段内存映射为strongly order模式，不支持非对齐的方式访问。
Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台，包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。
时延敏感网络（TSN, Time Sensitive Network）是指能保证时延敏感流的服务质量，实现低时延、低抖动和零丢包率的网络。时延敏感流可分为周期时延敏感流（PTS, Periodic Time Sensitive），比如工厂里的循环控制指令、同步信息，和非周期/零星时延敏感流(STS，Sporadic Time Sensitive)，比如事件告警信息。
本篇博文旨在演示其构建方式及其用于实践 IP 的机制。我觉得这部分内容值得讲一讲，因为只要您能够充分理解测试激励文件，就可以将其作为有效的模板来用于将 RF Data Converter IP 构建到自己的仿真设置中。
MPSoC 为PL提供了96个GPIO，通过EMIO管脚链接到PL。普通PL设计，一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP， 从其中分出指定数量的管脚。
随着赛灵思 Alveo 自适应计算加速卡的发布，数据中心各种工作负载开启了自适应计算加速的历程。本期小编特整理了有关 Alveo 的一批中文文档，以供各位随时下载和查阅。
数字信号对载波信号的振幅调制称为振幅键控，即ASK。在2ASK调制系统中，数字信息只有0和1两种，所调制的载波信号的幅度变化状态也只有两种：无载波输出时代表发送0；有载波输出时代表发送1。在4ASK调制系统中，数字信息就有00、01、10、11四种，需要载波信号幅度的4个电平状态表示
随着高带宽内存（HBM）的发展，FPGA正变得越来越强大，HBM 给了FPGA 更多能力去缓解再一些应用中遇到的内存带宽瓶颈和处理更多样的应用。然而，HBM 的性能表现我们了解地还不是特别精准，尤其是在 FPGA 平台上。这篇文章我们将会在HBM 的说明书和它的实际表现之间建立起桥梁
Xilinx的开发板ZCU102支持休眠到内存（suspend-to-ram）。休眠到内存时，DDR进入自刷新，MPSoC被关电，完全不耗电。唤醒时，MPSoC根据外部输入信号判断出不是上电启动而是休眠，就从DDR读出系统状态，恢复系统
本案例来源于第三届全国大学生FPGA创新设计竞赛中江南大学的OpenHEC lab团队，他们的作品基于PYNQ开源软件框架。PYNQ框架提供了完整的访问FPGA资源的Python library，通过高层次的封装，让开发者通过Python API就可以轻松调用FPGA内的模块或算法，加速产品开发部署
EFuse 具备一次性可编程特性，即只要使用特定密钥将“熔丝 (FUSE)”熔断，就无法再使用任何其他密钥对其进行编程。 EFuse 广泛适用于各种量产器件，在本文中我们将为大家演示一个典型情境，即客户希望向第三方供应商提供采用 AES 编程的 FPGA 的情境
在嵌入式系统里，以太网是一个基本的接口，既用于调试，也用于数据传输。所以在单板调试过程中，以太网是一个基本的任务。如果以太网工作正常，也可以说是一个重要的里程碑。Xilinx MPSoC支持多个网卡，应用成熟，下面是常见的调试思路。
PetaLinux 是一套直接构建在 Yocto 项目顶层的定制工具，用于实现与赛灵思平台的集成。因此，在某种意义上 PetaLinux 仍属于 Yocto。但赛灵思更进一步，通过提供一套额外的工具，简化了开发流程，使新手使用起来及其方便
