RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
“AMD杀手”转投AMD?杨旭加盟引爆半导体业“超级反转”

2024年底,半导体行业再起波澜——据LinkedIn及多家媒体证实,前英特尔中国区总裁、“AMD杀手”杨旭(Ian Yang)正式加入AMD,担任副总裁兼联想全球客户经理

VPK120板卡修改8A34001时钟频率

本文将详细介绍如何在 VPK120 上修改 8A34001 时钟频率的完整流程,包括所需工具准备、配置修改、文件部署与最终验证,帮助用户快速完成定制化时钟配置。

给 Zynq FPGA 插上树莓派摄像头的翅膀

今天介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。

毫米波波束成形:解锁高频通信的未来

当下,行业对通信网络的要求已不再仅局限于“连接”——更大带宽、更高速率、更广覆盖、更低时延已经成为衡量网络通信的刚性指标。

关于reset_project和reset_project -exclude ip使用

之前群里有一些关于在Vivado中IP综合时出现各种问题,大部分通过reset_project这个TCL命令解决,今天就简单分析一下reset_project这个命令的作用。

莱迪思扩展小型FPGA产品组合,为设计带来更多可能

设计现代嵌入式系统,往往意味着要在诸多严苛限制下开展工作——空间有限、功耗预算紧张、性能需求却不断攀升。

轻松将您的 AMD Versal™ 自适应 SoC 设计项目迁移至 Vivado™ 2024.2

了解 AMD Vivado™ Design Suite 如何利用经过优化的分层设计和多线程处理来充分加快编译速度,以及如何将 Vivado 2024.2 之前的项目迁移到 Vivado 2024.2 或更高版本中

PQC&网络弹性:保护量子时代数据安全

莱迪思的安全专家探讨了量子计算的影响、后量子加密(PQC)在促进网络弹性方面日益增长的必要性

Xilinx Zynq Multiboot技术介绍

FPGA Multiboot(多重启动)是一种允许FPGA在运行时动态切换不同配置映像的技术。这项技术主要应用于Xilinx FPGA(如Virtex、Zynq、Kintex和Artix系列)

智多晶QSGMII IP介绍

QSGMII旨在将4个GMII接口转换为一个统一的5Gb/s速率的SERDES接口,极大地减少了PHY与MAC间连接所需的信号接口数量。

Sigma-Delta ADC简介及应用

ADC — 模数转换器是连接模拟世界与数字世界的桥梁。说到这里,有些朋友会问,我们为什么需要模数转换?为什么需要ADC?

MicroBlaze 处理器嵌入式设计用户指南

本指南内容涵盖了在嵌入式设计中使用 MicroBlaze 处理器、含存储器 IP 核的设计、IP integrator 中的复位和时钟拓扑结构。

AMD 与 Matrox Video 携手借助 IPMX 推动 AV-over-IP 发展

在连接性日益提高的音视频( AV )领域,多厂商互操作性、跨产品类别的无缝通信以及面向未来的可扩展性已不再只是“锦上添花”。

升级版 AMD Kria™ KV260 视觉 AI 入门套件

这款开箱即用的套件能够极大地帮助客户基于量产版 Kria K26 SOM 加速产品上市进程,从而实现规模部署。

西安智多晶技术再突破:自研FPGA芯片实现4K高清图像近实时传输

该技术如同构建了一条信息高速公路,其单通道传输速率可突破10Gbps,足以轻松承载4K@60Hz分辨率所需的庞大数据流,解决了高分辨率视频实时传输的带宽瓶颈

如何在资源受限型应用中使用 FPGA

本文回顾了为资源受限型应用选择 FPGA 时需要考虑的关键设计标准。然后,以 Altera 经过功率和成本优化的 FPGA 产品组合为例,说明不同产品线如何与应用特定场景相匹配

针对VITIS无法支持的以太网芯片的LWIP库修改方法以(YT8531DH为例)

以(YT8531DH为例),本文针对VITIS无法支持的以太网芯片的LWIP库修改方法。

莱迪思入选《时代》周刊2025年“美国最佳中型企业”榜单

莱迪思半导体日宣布公司被《时代》周刊和Statista评为2025年美国最佳中型企业之一。

莱迪思更新其高I/O密度和安全器件,进一步拓展低功耗、小尺寸FPGA产品组合

全新Certus-NX和MachXO5-NX FPGA器件带来更多通用安全控制器件选择

小芯粒技术全解析

本文将深入探讨小芯粒技术的重要性、它与 SoC 的关联以及小芯粒技术的发展趋势。