本篇博客探讨了如何理解 I/O 时钟布局器错误、如何评估 CDR 约束必要性，以及如何判定该工具是否可以通过额外添加的约束来完成结构布局。

大家好呀！今天我们来聊聊一个非常实用的话题——如何在智多晶FPGA上使用MIPI接口。

美乐威正采用 AMD Artix UltraScale+ FPGA 同时实施 USB 物理及数字层，消除了对外部控制器的需求。

如果您正在探索如何加速实时工作负载，以下是一些基本考虑因素，有助于指导该过程，并着重介绍自适应计算的用武之地。

为了让大家深入了解本土FPGA的发展现状以及FPGA在图像视频领域的技术突破，9月19日晚19点，我们特别邀请到智多晶副总经理李鹏做客贸泽电子芯英雄联盟直播间

当前，AI 推理正加速从云端走向边缘。过去，我们依赖云端强大的算力处理 AI 任务；现在，低延迟、高隐私和高能效的应用需求

各位参会嘉宾：您好！首先，衷心感谢您对本次会议的关注与支持，原定于9月10日线下形式举办的“第二期锋云天下FPGA网友见面会”

在半导体技术体系中，逻辑密度处于200K SLC阈值以下的FPGA器件，通常被定义为 "小型FPGA平台"。伴随工业自动化加速、汽车电子智能化、以及边缘AI普及

本文将深入探讨系统开发者在芯粒设计与集成过程中面临的部分关键问题及决策考量。

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。

网络边缘AI正在改变机器与世界的交互方式，它可以直接在数据源附近实现智能，带来实时、情境感知的决策。

本文将深入探讨系统设计人员面临的一些关键Chiplet设计和集成问题及决策。

基于 ALINX VD100 开发平台，客户打造出一套面向 AI 终端的大模型部署方案，实测可支持 8B 模型运行、运行 3B 模型功耗仅 5W，推理速度达 12 tokens/s

服务器是现代计算基础设施的中坚力量。它们承载着敏感数据、AI模型以及核心工作负载，因此成为愈发复杂网络威胁的主要目标。

Agilex™ 5 FPGA 和 SoC 以及新推出的 Agilex™ 3 FPGA 和 SoC 代表着可编程逻辑技术方面的重大飞跃。这两个设备系列均具备全新功能

随着 AMD Spartan UltraScale+ 系列现已投入量产，解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南资源

本文将对ADC选型开发中一些重要的知识点进行梳理，并通过一个Microchip具体的ADC产品及应用示例，与大家一起探索如何为目标应用选择一款理想的ADC。

许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado™ ChipScope 提供了一套完整的调试流程，可在系统运行期间最大限度提升对可编程逻辑的观测能力

在半导体行业中，许多产品由独立制造和分销的组件组装而成，这一特点为商业专利保护带来了特殊考量。而芯粒（Chiplet）的出现，则打破了这种传统模式

FPGA 项目中也离不开版本号管理，不然“这是谁编的”、“板子上跑的到底是哪一版”常常让人头皮发麻。今天来聊聊三种常见方法。