该套件基于 Altera Agilex 3 系列中最大规模的 FPGA，拥有 135K 逻辑单元，为工程师在机器人、汽车电子、智慧城市、消费电子以及高级图像处理等领域的应用开发提供强大支持。

本文将以 Versal 系列 System Monitor（以下简称SYSMON） 出现的偶发性错误为案例，探讨在面对此类难以复现问题时，工程师应如何构建有效的调试方案

JPEG XS作为具备互操作性的低延迟轻量级编码系统，可在各类音视频（AV）市场中作为夹层编解码器，提供视觉无损的图像压缩能力

在专用半导体中，现场可编程门阵列（FPGA）因其灵活性和高效性，正在成为推动计算创新的重要力量。

该模块基于AMD的Zynq™ Ultrascale+™ MPSoC低功耗级设备设计，可在紧凑型外形中提供强大的处理能力，特别优化用于电池供电应用。

CAST 与 Fraunhofer IPMS 提供 TSN 端点、TSN 交换机和 TSN 交换端点 IP 核，可用于构建旨在突破标准以太网局限性的 TSN 以太网网络。

本文主要介绍了在 Altera Agilex® 7 FPGA 平台上，通过 Nios® V 软核处理器操作 Mailbox Client IP 实现 FPGA 多镜像切换的参考方案。

现代交通的演进正加速推动对控制系统的需求——这类系统不仅要快速精准，还需具备较高的适应性与效率。莱迪思FPGA以低功耗、可编程逻辑为各行业工程师赋能

智多晶SerDes IP采用了灵活的配置界面可以对每个SerDes通道（channel）进行灵活的配置。

本快捷参考指南提供了以下分步骤流程，用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》（ UG949 ）中的建议快速完成时序收敛

全面加速要求苛刻的高性能 DSP 应用，从容应对新一代 DSP 工作负载。

AMD 2025.1 版嵌入式软件和工具是面向新一代嵌入式系统开发而打造的综合平台，全面加速概念构想到部署落地。

Vitis HLS 提供了一个C++模板hls::direct_io用于在执行中修改kernel标量/内存偏移参数。当然如果要使用Direct IO需要注意几点：

AIR Studio一体机以 “FPGA + 射频 + AI 算力” 的一体化架构，成为 AI赋能SDR的标杆性解决方案，为6G预研、认知无线电等前沿领域提供从算法验证到场景落地的全流程支撑。

过去，人机界面（HMI）相对简单，主要由按钮、旋钮、操纵杆和静态显示屏组成，用于控制基本功能。如今，HMI已演变为复杂的、具备情境感知能力的系统

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转

本白皮书将解释不同 DRAM 类型的关键差异化特性，帮助读者为其应用选择最合适的 DRAM；并将这些特性与 Agilex 5 器件的外部内存方案相结合

本演示采用仿真的工业电机模型替代实体电机，能够在不同负载条件、驱动拓扑及性能目标下进行参数化测试，无需反复迭代硬件设计。

近来，量子计算领域取得了一系列最新进展，后量子加密（PQC）比以往任何时候都更加必要。各行业的开发者迫切需要加强其计算生态系统，以应对量子攻击带来的加剧风险和未知威胁能力。

本视频介绍了 GitHub 基础知识，讲解了 AMD Vitis DSPLib，并重点介绍了相关实现教程。